-
用户143696
2009-9-19 00:45
-
FPGA的可靠性设计
-
最近在做项目时,在实际运用环境中老出问题.在实验室跳没问题,仿真更是没有问题. 在实际运用环境中,比较苛刻,电磁干扰什么比较多,虽说FPGA是数字的,可靠的.但 ...
-
-
用户143696
2009-9-6 00:11
-
synplify9.62
-
http://rapidshare.com/files/138894553/Synplicity.Synplify.Premier.v9.4.with.Identify.v3.0-Lz0.part1.rar.html http://rapidshare.com/files/138896273 ...
-
-
用户143696
2009-4-17 09:38
-
Altera的几个常用的Synthesis attributes
-
Altera 的几个常用的 Synthesis attributes?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 各厂商综合工具 ...
-
-
用户143696
2009-3-31 16:07
-
怎么才能用SignalTAP II正确地观察wire和reg?
-
怎么才能用SignalTAP II正确地观察wire和reg? 下面的一篇文章写得相当好,回答了我很久以来的疑问:即用SignalTAP II不能正确的观察wire信号,其实是综合 ...
-
-
用户143696
2009-2-19 16:18
-
Tcl中binary format 和binary scan命令分析
-
在 Tcl 中,用 binary format 和 binary scan 来处理二进制文件用得比较多,但这个两个命令比较难理解。我花了一天的时间,终于略知一二。现和大家分享 ...
-
-
用户143696
2009-2-19 11:39
-
如何利用altera 给出的megafunction配置成自己想要的FIFO和RAM
-
?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 在 FPGA 设计过程中,一般都要用到 FIFO 和 RAM ,如何利用 ...
-
-
用户143696
2008-11-17 17:47
-
Tcl UDP 的运用
-
一: Tcl UDP extension Tcl UDP extension (最新的 UD?xml:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" /P 1.0.9 ...
-
-
用户143696
2008-10-19 18:20
-
SignalTap II 抓取组合逻辑时,不能反映电路真实情况???
-
SignalTap II 抓取组合逻辑时,不能反映真实电路情况。 对于这个问题,我不敢肯定是 SignalTap II 的问题,但我现在就遇到了该特殊的情况。下面简要说 ...
-
-
用户143696
2008-10-15 19:07
-
存储硬盘接口ATA/SATA/SCSI/SAS/FC比较
-
本文转自:http://blog.chinaunix.net/u2/69856/showart_705673.html 硬盘接口是硬盘与主机系统间的连接部件,作用是在硬盘缓存和主机内存之间传输 ...
-
-
用户143696
2008-10-14 19:04
-
Tcl语言的注释问题
-
今天编了一个小的 Tcl 代码,里面的一个 while 命令里,嵌套多级 if 命令。在调试过种总是出现错误,折腾半天,找不到任何语法问题。嵌套多了, ...
-
-
用户143696
2008-10-10 22:58
-
调试总结
-
调试就是系统出现了问题,找到问题并改正的过程。硬件调试等于黑箱调试,因为看不到系统里那一地方出现了问题和为什么出现了问题,需要用一定的方法和经验去 ...
-
-
用户143696
2008-4-19 16:12
-
困兽
-
等两天带我的师傅要离开这个公司了,才相处一个多月,从他那学到了怎么做事,怎么学习,怎么做人等等,做事要简单、严谨、抓重点;学习要主动,克服一 ...
-
关闭
站长推荐
/2