幻灯片 3
电路设计的难点在时序设计，而时序设计的实质就是满足每一个触发器的建立/保持时间的要求。
Setup Time（Ts）：触发器建立时间。即要求数据端信号在时钟信号触发沿到来之前提前到达的最小时间，以保证时钟信号到来时数据端信号能被正确锁存。
Hold Time（Th）：保持时间。即要求在时钟信号触发沿到来之后，数据端信号仍然维持的最小时间，以保证数据能被正确锁存。
Dcq（Tco）：时钟端到触发器输出端Q的延时。它表示在时钟触发沿来到之后输入端数据被锁存并通过触发器的时间（假设输入端数据在这之前已经稳定）。
Setup Time（Ts）：触发器建立时间。即要求数据端信号在时钟信号触发沿到来之前提前到达的最小时间，以保证时钟信号到来时数据端信号能被正确锁存。
Hold Time（Th）：保持时间。即要求在时钟信号触发沿到来之后，数据端信号仍然维持的最小时间，以保证数据能被正确锁存。
Dcq（Tco）：时钟端到触发器输出端Q的延时。它表示在时钟触发沿来到之后输入端数据被锁存并通过触发器的时间（假设输入端数据在这之前已经稳定）。
- 上一篇： cordic verilog 程序及仿真结果 8级流水线
- 下一篇： FIFO
文章评论（1条评论）
登录后参与讨论
EE直播间
更多
-
精密半导体参数测试解决方案 直播时间： 01月08日 10:00
关闭
站长推荐
/3 
/3
-
返回顶部
-
用户1467105 2009-1-2 11:00
用户966836 2008-10-21 16:44