原创电源管理带来挑战

 2008-12-10 15:50  3070 4 4 分类: 模拟

作者：德州仪器的IC 设计工程师 Valerian Mayega 以及 Byron Reed

随着蜂窝电话变得越来越先进，系统工作时的功耗以及待机时的功耗也随之增加。因此，便携式无线设备的电源管理设计在 I/O 接口、能量管理以及电池使用寿命方面都面临着新的挑战。

数字设计人员在业界率先实施了采用超深亚微米（0.13μm、0.09μm及0.065μm）的微处理器，他们发现，采用更薄的氧化物以及更短的通道长度能够产生速度更快的晶体管。模拟基带 (ABB) 与射频 (RF) 设计人员也紧随其后，努力寻求一种集成方法，以便为其最终客户提供单芯片无线解决方案。

但是，电压的缩放比例无法与晶体管的缩放比例保持一致，这就导致了系统解决方案的漏电问题很严重，而漏电必然会缩短电池使用寿命。幸运的是，我们可用某些电源管理技术来降低单芯片解决方案的功耗。

可确定的电源损耗形式有三种：工作电流消耗，待机电流消耗（有时也指休眠模式），关闭模式下的漏电消耗。在工作模式中，功耗是静态偏置电流功耗与平均开关或时钟（动态）功耗的总和。待机是一种低功耗状态，因为时钟已经被选通　(gated) 或关闭，几乎所有的动态功耗都为零，在这种模式下，静态电流的大小决定了电池的寿命。最后，关闭模式的功耗是亚阈值 (sub-threshold) 漏电的函数。亚阈值漏电是指当芯片关闭但输入电压仍存在时，芯片中晶体管具有的电流。

如果超深亚微米 (UDSM) CMOS 工艺能够处理更高的电池电压（4.3V ～ 5.4V），则关闭模式下的损耗可忽略不计，因为有效通道长度将更长，并且栅极氧化层将更厚。同样，工作时的电源消耗也会更少，因为这种工艺速率慢、可识别频率，并且动态功耗是电容、频率以及输入电源的函数。

因此，必须解决电源管理电路的直流电池通电 (DBH) 问题。有两种最常用的电路在做适当修改后可以实现这一点，它们是低压降稳压器 (LDO) 和 DC-DC 降压开关调节器。

LDO稳压器

在典型的 LDO 设计中，大多数晶体管都会或多或少暴露在输入电压之下，无论是漏－源电压 (VDS)、栅－源电压 (VGS)、栅－漏电压 (VGD)、栅－体电压 (VGB) 或上述其他组合电压。因此，对于一个简单设计而言，器件的额定电压必须至少等于电池电压。例如，在 1.5V CMOS 中，最大电压应该为 1.8V。

最近，工艺的发展已经允许在常规内核晶体管上包含一个漏极扩展而不会增加成本。这允许典型NMOS 或PMOS内核晶体管的 VDS 和 VGD 相应扩展至更高的电压，但它不会提高 VGS 值。因此，在传统设计中，如果要尝试电池连接，就要关注器件尺寸，并扩展使用电流钳。我们无法通过这种设计获得从未来 UDSM 工艺节点得到的全部超薄封装优势，因为漏极扩展晶体管的几何尺寸无法像内核晶体管一样缩小那么多。

一种解决方案是自调整环绕在一对PMOS级联电流镜周围的电路。假设有负反馈来调节或钳制供电电路输入端的电压，那么采用这种技术，大多数内核电路可以忍受电池电压。对于 PMOS LDO，这种技术将使用 LDO 内反馈来调节处于内核电压下的 LDO 误差放大器。

与电池连接的主要 DC／DC 转换器模块是输出驱动器和电平转换器--前置驱动器。开关调节器的输出驱动器能使用一个级联漏极扩展PMOS (DEPMOS) 器件以及一个高压栅 (HVG，－1.8 V) PMOS器件来实现高压侧开关。低压侧开关或同步整流器可以使用一个级联漏极扩展 NMOS (DENMOS) 器件和一个内核（1.3V～1.5V）NMOS器件。

采用这一级联结构的优势在于，可实现高压工作，具有更好的漏电性能和更小的栅－漏电容，如果使用单个 DEPMOS 器件，还必须对其进行开关操作。由于电池连接到一个 HVG PMOS 器件（它的最大 VGS 比 VBAT 小得多）上，所以两个器件的 VGS 都需要保护方案。设计者还需要一个电路来产生恒定电压PBias，其值参考电池电压。

可对 PBIAS 电压进行设置，这样，VBAT-PBIAS 便小于晶体管的最大 VGS 值。级联 DEPMOS采用PBias作为偏置电压，当驱动HVG PMOS器件时，电平转换器／前置驱动器的电压介于VBAT与VBAT-PBias之间。电平转换器／前置驱动器可以被设计成与输出场效应晶体管 (FET) 相同的级联方式。

低压降稳压器

在高性能的超深亚微米CMOS中集成一个外部的系统预调节器，然后把它分成几个更小的内部调节器，这能使这种集成所耗费的面积最小。在单位面积上获得更高的晶体管驱动电流可以减小导通 FET的尺寸。此外，一些更严格的模拟和射频规范约束只适用于一个或两个LDO。

例如，一个 100 mA 的 LDO 可以被分成一个 50 mA 的数字 LDO、一个 10 mA的 RF LDO 以及一个 40 mA 的模拟LDO。对于数字 LDO，电源抑制和精度并不重要，因此功率 FET可以减小至线性区域的工作边缘。带 40 mA 负载电流的模拟 LDO 变得更容易补偿。在设计的时候，可以让它具有高电源抑制，并让它的输出导通 FET工作在线性区域的边缘。

当使用几个LDO时，待机模式下的静态电流将增大。例如，在待机状态下，禁用模拟与 RF LDO 可以减少相当一部分的静态电流。剩下的数字 LDO 在外部解决方案中仅消耗 50mA～250mA。

一种解决方案是使用自适应偏置 LDO 设计。该设计的原理是正反馈一部分输出负载电流到 LDO 误差放大器的差分对的尾电流中，因此仅当负载电流增加时总的静态电流才会增加。这种架构能实现小于 10mA 的待机电流，同时仍能提供50mA 的输出电流，并保持良好的瞬态负载调整率。

DC-DC 降压转换器用于更高电流（大于 200mA）的应用中，在这种情况，LDO的无效功率成为总功率的重要部分。在满负荷时，降压转换器的有效功率能达到95%，这使它极具吸引力，但必须以更大的面积和更多的外部元件作为代价。

为了尽可能延长电池使用寿命，DC-DC 转换器必须在较大负载范围内维持高效率。脉宽调制 (PWM) 被用于高电流负载，而脉频调制 (PFM) 模式被用于轻负载。在高负载电流时，控制 PWM 信号的占空比可以调节输出电压。

在 PWM 模式下，转换器工作在固定频率上，而该频率可以被对噪声敏感的应用所过滤。在这种模式下，主要损耗是当转换器进行功率转换时发生的传导损耗和开关损耗。为了在轻负载时维持高效率，开关频率应根据 PFM 的规律降低，并允许它随负载变化，从而减少开关损耗。此外，PFM 模式还能关断大部分电路以降低静态电流。

写原创有奖励！2024面包板原创奖励正在进行中