不知道什么叫"latch up"么? 当一个CMOS输出口的电压被从外部拉到高于它的VDD电压或低于它的VSS电压,导致寄生的P-N导通,就有可能使CMOS的四层结构万变一个可控硅,VDD和VSS之间导通并失控,进而温度升高导致热击穿,IC内部破坏,VDD和VSS短路.
运放和MCU连接时,如果运放的电源电压V+>MCU的VDD或运放的电源电压V-的vss,就很容易导致latch>
的vss,就很容易导致latch>
//---------------------------------------------------------------------------------
地线上不应该放磁珠、电阻、电感之类的东东,那个也不叫隔离。这些东西都应该放在电源那一侧。只要不是带光耦或变压器隔离的远端浮地,所有本地等电位的地线都应该直接连接在一起。而且要尽可能使这个底线上所有元件的GND焊盘与电源GND焊盘之间的阻抗最小。
串入多余的电感容易在电感另一端的地线上引入不必要的阻抗,有电流通过时那一端的地电位与电源的地电位就不相等了。地线的功用之一就是提供0V基准,这个基准都变了,噪声就很容易通过电源串入信号了,这样只会画蛇添足。
你的问题不在这里。
文章评论(0条评论)
登录后参与讨论