原创 不可小觑的差分走线

前几天跟同事一起调板子，发现驱动电流就是比设定的电流小一倍，软件的配置参数、硬件的所有电源信号、控制信号、驱动控制信号都测了个遍，就是查不出原因，嗯，做测试查问题嘛，就是要耐着性子。

我同事脾气那是没说的，就那样都整崩溃了。

静下来想想，还是根据电流回路一点一点排查，经过测试发现，如图1中，测试点2对地的电压波形与测试负载电流正好吻合，但是测试点1处对地波形却比测试点2处高出很多，具体如图2所示。如此分析，那么集成IC采集到的负载电流信号要大于实际的信号，当该信号（即测试点1与测试点3之间的差值）达到设定门限值时，集成IC会输出关段信号，将低边驱动MOS关掉，负载断电。但是，此时，负载的电流并没有达到设计预计的电流值（负载旁边还有续流二极管的，此处没有画出），当电流过小时，负载无法可靠动作，引起功能失效。

这是怎么回事呢？

如果这样，我要对不起Lay板同事了，要怀疑的PCB走线了。。。

经过查看PCB设计图，结果发现如图3所示，这两条差分线并没有严格按照差分线的走线进行设计哦。