原创 【转】传输线路与高速电路的设计2

防止传输线路反射的方法
    如上所述防止反射最佳方法是将信号源输入与输出端的阻抗，与传输线路的特性阻抗整合，也就是说在传输线路上形成相同的特性阻抗。主要考虑是因为从输出到输入之间，一连串的传输线路上若有阻抗非连续点时，该位置便会产生反射，因此即使频率有变动，稳定无变动的阻抗与输出入阻抗成为理想的驱动条件。常用的特性阻抗 计算公式如下:
 ----------------------------(3)
由式(3)可知该计算式毫无频率概念，亦未包含消耗电力的阻抗与电导(conductance)等项次，因此传输线路没有任何损耗，可说是与频率无关的理想电路，亦即利用整合的分布定数线路传输的信号，在任何位置任何切口的信号源的波形、位相、振幅完全相同。
如图5所示设计上一直未受到重视的pattern导线，通常会与传输线路上的IC连接，此时比较有效抑制反射的方法如下示:

 1.利用传输线路的长度进行导线layout。
 2.利用终端方式抑制反射强度。
 3.利用导线layout技巧抑制反射强度。

    如果考虑IC/LSI的输出入阻抗时，CMOS type的输出阻抗一般为数十Ω，输入阻抗则高达数百Ω，输出阻抗值与传输线路的特性阻抗值非常近似(大约为50～100Ω)，相较之下输入阻抗值就非常大，为了有效抑制反射必需在收信端进行与终端相等的特性阻抗，不过基于耗电性等考虑上述方式并非上策，最好的方法是将传输线路当作集中定数线路处理，也就是说在无终端的前提下，利用传输线路的长度进行导线layout使信号能被顺利传送。传输线路使用集中定数线路或是分布定数线路，取决于数字信号的站立时间，图6是信号的站立时间与输线路长度的依存关系。
 
图5 分歧导线的特性
 
图6 分布定数线路的特性
    设计时祇需读取图6的IC信号站立时间与传输线路的长度，就可在既定的传输线路长度范围内，与无终端处理前提下有效抑制反射强度。需注意的是上述是不需考虑分布定数线路的设计，如果传输线路需作分布定数线路考虑时，就需在收信端撷取终端并设法抑制反射强度。虽然反射起因于linking与over shoot以及under shoot，不过抑制放射反射时必需降低产生噪讯的高频波成份，例如降低linking电流可以有效减缓噪讯的level。
    大部分的情况要设计理想状态的传输线路几乎是不可能，不过以理想状态的概念设计电路却非常重要。虽然实际误差可透过检讨与调整补正，如果该误差是因为设计不慎就存在的潜伏因子，最后则会面临无法挽救的窘境。如图5(a)分歧导线layout，信号波形很容易因反射波造成杂乱波，这意味着pattern导线长度的差异造成不整合进而引发杂乱波，会随着分歧数量的变动与噪讯相互干扰更加速波形溃散。图5(b)的导线虽然仍有反射波的问题，但不论是IC输入端或是信号源的波形都很均匀，加上无位相差异因此反射波干涉造成的波形杂乱相对的大幅降低，这种情况就可利用dumping阻抗改善波形。
    基板层的结构对高频电路的性能具有决定性的影响，基于成本考虑双面电路基板成为设计者最爱，但是值的注意的是双面电路基板并无法确保电源与grand稳定性，一旦发生问题几乎没有充分的裕度可作改善，尤其是10MHz以上高频电路最好能改用多层板。此外高密度封装电路基板经常使用BGA/CSP等方式，虽然电源与接地层看似均匀，实际上有关低阻抗的对策却经常被忽略，其结果极易造成特性阻抗溃散，因此事前的检讨变得格外重要。
    随着电路高速化，数字电路经常发生误动作与精度误差等问题，因此设计时必需特别注意data sheet记载的细项tinning规定，因为tinning error往往是误动作的主要原因。此外高速化后clock的周期会变短，加上输出入之间信号的延迟传输，造成metastable与tinning偏差等现象。使用高速IC组件时则需注意switching噪讯与ground bounce的出现，同时在pattern导线layout时透过精密检讨，设法避免发生上述机能性的障碍。

信号传输延迟
(1)流动于导体内的电流传播速度
频率f与该信号变化1周期T所需要的时间由下式表示:
T ＝1/f(s)--------------------------(4)
流动于导体内的电流一秒钟的传播速度v可由下式表示:
 ---------------------(5) 
 
印刷电路板的比诱电率为4.7 时，传输延迟时间:
 
传输线路上有容量性负载时会影响传输延迟时间，它的传输延迟时间是用下式表示:
 
【计算例4】
    如图7所示由micro strip line所构成的传输线路，从该线路(特性阻抗为)距离信号端100mm的位置具有10pF输入负载容量时，试算它的传输延迟时间。
    如以上介绍利用micro strip line传输延迟时间时:
 
 
    由于连接10pF的负载，会增加7.79-5.68(ns/m) 的传输延迟。传输线路的长度对电路阻抗与位相具有重大影响，以计算例4而言传输线路究竟要使用分布定数线路，或是集中定数线路，传输线路的长度成为判断上重要的指标。如果将波形动乱列入考虑时，无终端整合可传输信号的界限传输线路长度Lmax 关系示如下所示:
 
tr :信号的站立或下降时间(ns)
由式(10)获得以下结论:
※※信号的站立时间越缓慢且传输延迟时间增大时，无终端整合可传输信号的传输线路长度可延长。
 
图7 micro strip line所构成的传输线路的传输延迟时间