原创 好的设计必须在你的实验室中Fail过

“信号完整性”似乎是当下非常流行的一个话题。大家都熟悉使用示波器进行某种信号完整性测量，并经常会想到的一个问题是当信号在流经信道及进入下一个阶段时会发生什么情况。

任何一个信号传输系统，都分成三个子系统：发射机、信道、接收机。大家最熟悉的是执行发射机测量，如眼图、定时和噪声。许多人还熟悉进行S参数测量，如信道上的插入损耗。许多人还在接收机输入上进行远端眼图或TP4 (测试点4)等接收机测量。必需指出的是，这些“接收机”测量并不能反映接收芯片所“看到”的真实信号的状况。

通过比较接收机的输出与输入，正确的接收机测试会告诉我们接收机能否正确处理数据。尽管这种方法非常有用，但信号完整性归根结底是要确定系统中的余量。在接收机上执行信号完整性测试（容限测试），你需要能够调节输入电压和频率，确定什么时候测试通过，什么时候测试失败。为执行正确的接收机测试，要求使用信号发生器，生成到接收机的输入波形；另外还要求专用工具，读取和比较接收机输出。

在发射机信号完整性方面，我们在技术指标标定上或眼图模板中增加冗余量，以保证我们的DUT在不利条件下仍能正常运行。对接收机测试来说，我们增加损伤，以保证设备仍能工作，或发现何时设备停止工作。余量测试可以告诉我们系统在处理有损伤信号时的工作极限。

简单的损伤，如幅度和频率变化，会给接收机带来压力。更深入一些，你应该改变输入信号定时特性，以及信号输入斜率或上升时间。更细微的效应来自通道损伤，如串扰、电源滤波和带宽降低等。为产生带宽降低，你必需能够在接收机输入上增加ISI/DDj/PDj。为测试串扰和开关电源抗扰度，你必需增加Pj/Sj。通过增加Rj直到接收机失效，可以测试芯片影响。

我们每个人都会验证电路，以保证其通过核心技术指标。但是，我们还应该知道我们的电路在哪些条件下将完全Fail掉。我们的客户总是会使这种情况发生，要不就是违反设计指导准则，要不就不在推荐工作条件下运行我们的设备。为了要了解如何处理你设计产品中的信号完整性余量，你最好能够知道你的客户是怎样对电路进行“压力”测试的。