这两天正在用chs的captial logic来绘制系统电气原理图，感觉功能很强大，在此稍微做个介绍。
Capital Logic是电气系统的逻辑设计工具，它提供一个图形化、集成化的电气设计环境，可以完成原理图、接线图的设计。内嵌Capital Manager模块，提供全面的管理功能，包括项目管理、用户管理、元器件库管理以及文档报表输出等功能。
主要特性包括:
- 用户角色和权限定义；
- 项目配置管理；
- 设计版本及有效性管理；
- 全面的元器件定义和管理；
- 方便的屏蔽端定义；
- 支持共享设计对象；
- 自动插入splice；
- 支持Symbol库；
- 自动执行DRC（设计规则检查）；
- 用户报告内容定制；
- 基本逻辑和直流仿真；
-
-
- 上一篇： 【博客大赛】CRC16 verilog产生程序
- 下一篇： 【博客大赛】pspice介绍
相关推荐阅读
-
wangqiaoyu_888_963244381 2015-08-28 11:42
- 【创客】先专注而后全面
- 学生时代学的是FPGA相关课程，参与的也是与ＦＰＧＡ相关的项目，毕业后进入一家公司分配的是不相称的职位，正好熟人介绍到新公司做嵌入式电路设计，也算是和原来的学习所得有交叉。 ...
-
- 【创客】我的DIY之路
- 1 题记 路漫漫之修远兮，吾将上下而求索！---- 从大学时就喜欢电子电路设计，只可惜开始没有遇到高明之士，也怪自己不够狠心，导致浪费了很多宝贵的时光。 当初对于软件编程更是满怀...
-
- 【博客大赛】什么是NEMA？
- 在项目使用的一个蜂鸣器手册中看到了NEMA 3R/4x/12资质，就查找相关资料探个究竟。以下是搜集的NEMA部分资料。 NEMA全称是National Electrical Manufacture...
-
- 【博客大赛】pspice介绍
- PSpice软件的发展： Berkley: SPICE (Simulation Program with Integrated Circuit Emphasis) ...
-
- 【博客大赛】CRC16 verilog产生程序
- 生成CRC码的基本原理： 任意一个由二进制位串组成的代码都可以和一个系数仅为‘0’和‘1’取值的多项式一一对应。例如：代码1010111对应的多项式为...
EE直播间
更多
-
是德科技新技术与方案测试研讨会-射频测试新品应用论坛 直播时间： 10月17日 13:30 -
是德科技新技术与方案测试研讨会-IC专场 直播时间： 10月17日 13:30
-
Fabless100系列技术和应用直播 – 模拟信号链技术及在通信网络和工业控制中的应用方案 直播时间： 11月09日 10:00
1
2
3
4
5
6
7
8
9
0
关闭
站长推荐
/4 
/4
文章评论（0条评论）
登录后参与讨论