原创 Quartus II 的bdf文件生成bsf 、v 、 vhdl文件

2010-8-19 10:03 11284 7 9 分类: FPGA/CPLD

Quartus II 的bdf文件生成bsf 、v 、 vhdl文件


作者:shisifeiya 日期:2010-8-19



在Quartus II中v文件和vhd文件可以在Project Navigator的相应文件,点击右键直接生成bsf文件供图形输入调用。


ab40ab22-9721-4c66-9b00-15498a139717.jpg


但对于bdf文件右键的弹出菜单就没有相应的选项了。


eaee88c0-6986-45ea-97db-537650adbe03.jpg




不过对bdf文件转换的功能还是有的,而且比上边右键菜单提供的功能还强大。可以在File->Create / Update->Creat Symbol Files for Current File找到。 


af24411c-13b4-40b2-9f5d-21272ee84af4.jpg


而且你会发现还有一个强大的功能就是Create HDL Design File for Current File,可以把bdf文件直接转成v/vhdl文件。


3d655a86-5e1f-45a6-8c5e-ca4774ca030e.jpg

PARTNER CONTENT

文章评论2条评论)

登录后参与讨论

用户426545 2012-9-17 15:55

有收获

用户1666902 2011-8-29 14:26

这个我知道,能不能将vhdl或verilog文件生成基本门级电路的bdf文件,而不是仅有输入输出的框图
相关推荐阅读
用户1521305 2010-08-18 23:19
单片机的扩展RAM读写时序(示波器图)
单片机的扩展RAM读写时序(示波器图)作者:shisifeiya 日期:2010-8-1吴厚航同学在他的一篇博文提到了其测得单片机(11.0592MHz的STC89C52)的扩展RAM读写时序如下图:...
用户1521305 2010-08-18 23:03
Quartus II 9.0中管脚上拉电阻(弱上拉)的设置方法
Quartus II 9.0中管脚上拉电阻(弱上拉)的设置方法 作者:shisifeiya 日期:2010-8-18   在使用 Altera 的 FPGA 时候,根据系统设计需要在管脚的内部加上上拉...
EE直播间
更多
我要评论
2
7
关闭 站长推荐上一条 /3 下一条