原创 试用手记:为国产FPGA正名(二,51硬核性能测试)

2011-5-9 16:24 4581 15 21 分类: 消费电子

国产FPGA试用手记二(51硬核性能测试)

 

IO口速度测试,使用以下程序测试高电平脉宽。

    while(1)

    {

        P0 = 0xf;

        P0 = 0x0;

    }

 

 

同等条件下与其他MCU比较:

单片机/处理器

工作频率

高脉冲宽度

ASTRO 8051硬核

25MHz

约1us

ASTRO 8051硬核

50MHz

约500ns

ASTRO 8051硬核

100MHz

约250ns

STC89C516

11.0592MHz

约2.16us

NIOS II/e 32位软核

25MHz

约2.5us

NIOS II/s 32位软核

25MHz

约160ns

NIOS II/f 32位软核

25MHz

约160ns

 

 

在两次操作之间插入延时函数,分别延时delay(1)、delay(2)、delay(3)、delay(4)。测试延时函数如下:

void delay(uchar cnt)

{

    uchar i =0;

    while(i < cnt)

    {

        i++;

    }

}

 

由于delay()函数调用一次会有一些额外开销(如赋初值等),所以我们通过不同延时值的实际延时差来看指令运行的速度。换句话说,对前面的程序,可以通过每次delay()函数的差值来计算每多执行一次i++和一次i

 

延时函数

ASTRO 8051硬核

NIOS II/s 32位软核

50MHz

100MHz

25MHz

50MHz

Delay(1)

5.0us

2.5us

6.5us

4us

Delay(2)

6.6us

3.3us

9us

6us

Delay(3)

8.3us

4.2us

11.5us

7.5us

Delay(4)

9.9us

5.0us

14us

9.5us

i++与i

约1.63us

约0.83us

约2.5us

约1.25us

 

 

特权同学曾使用相同条件测试了51单片机,通常11.0592MHz下工作的51单片机每多执行一次i++和一次i

 

 

简单的一些性能测试,发现这个51硬核还是有花头的,至于稳定性和可靠性上还需继续验证和尝试。当然,本文的测试是使用了片内的存储器作为代码和数据存储,实际速度性能和存储器的性能关系非常大,是需要进一步考核的项目。

 

本系列博文:试用手记:为国产FPGA正名(一)

试用手记:为国产FPGA正名(二,51硬核性能测试)

试用手记:为国产FPGA正名(三,存储器)

试用手记:为国产FPGA正名(四,时序工具)

试用手记:为国产FPGA正名(五,外扩SFR使用)

为国产FPGA正名(六,完结篇)

文章评论6条评论)

登录后参与讨论

kent_rao_738407428 2013-7-21 20:37

说得有道理!但对生产厂家来说,产品更高的附加值恰恰不是电芯。我们看到市场上不同品牌的电池价格相差几倍甚至十几倍,但电芯的成本基本相同。更重要的是后面的这些东西

kent_rao_738407428 2013-7-21 20:33

谢谢大宝小莉!关于保护电路的设计,老医生的确不在行。但在给用户探讨测试方案时,我们也可以看到用户的产品设计差别非常大,测试要求的确有较大的区别。 特别是最有名的品牌,他们对元器件、生产工艺、测试要求也是最高的,当然他们的正品也要高于山寨版的数倍甚至数十多倍。

用户1701727 2013-7-19 16:12

这篇文章可以深入一下,比如对保护电路的设计关注点,充电控制电路的关注点,以及安规要求的重点等。

用户1033552 2013-7-17 07:49

感觉电芯比较重要,然后是保护和控制电路保证了电池使用中的质量

用户1588142 2011-5-19 17:24

mark!!

用户1325419 2011-5-9 19:27

测试项目忒少了。

用户1121395 2011-5-5 23:04

跟FPGA有什么关系啊?这种核还要买吗?

用户1231768 2011-5-5 14:57

测试项目忒少了吧。

用户1602177 2011-5-5 10:03

继续继续~

用户1573917 2011-5-5 09:08

51的一次i++花时5us?
相关推荐阅读
用户1587532 2012-12-04 14:56
被忽略的硬件常识
          在特权同学的《都是IO弱上拉惹的祸》一文中,提及了Altera的CPLD在初始化时管脚通常会处于弱上拉状态。在实际示波器采样来看,就表现在上电初 期IO脚会有一个短暂(当时是持...
用户1587532 2012-12-04 14:56
都是IO弱上拉惹的祸
         开发的一款液晶驱动器,接收MCU过来的指令和数据进行图像显示。使用了一片可编程(带使能和PWM调节控制)的背光芯片。在CPLD设计中,上电复位状态将背光使能拉低(关闭),直到MC...
用户1587532 2011-12-29 09:39
四通道波形动态演示效果
 ">http:// http://v.youku.com/v_show/id_XMzM3MDY2NjYw.html   这效果,Cortex-M3可以吗?     ...
用户1587532 2011-12-21 12:54
高速绘图显示,还是FPGA给力
  示波器的效果,曾经以为难于上青天,殊不知咱用FPGA一样能够轻松效仿。目前只是单通道的显示效果,随后送上4通道独立或叠加的波形效果。          感兴趣的朋友不妨去看看他的详细参数:...
用户1587532 2011-10-12 10:23
Keil存储空间自定义分配
Keil存储空间自定义分配          看来Capital-Micro的软件支持包做得还不够到位啊,在51编程环境KeilC中使用Astro II器件光有个Capital Micro D...
用户1587532 2011-09-22 16:38
源同步信号跨时钟域采集的两种方法
源同步信号跨时钟域采集的两种方法            对于数据采集接收的一方而言,所谓源同步信号,即传输待接收的数据和时钟信号均由发送方产生。FPGA应用中,常常需要产生一些源同步接口信...
我要评论
6
15
关闭 站长推荐上一条 /2 下一条