原创 UBM解析IMFT的20nm 64Gbit MLC NAND

NAND闪存在半导体市场的成功主要得益于移动电话和平板电脑市场持续且巨大的成长，以及在电脑中采用高性能固态硬盘(SSD)取代通用硬盘的普及率提升。正如英特尔和美光公司去年的共同声明一样，通过采用最新20nm制造技术加上单元架构中的突破性概念，可望实现具有Tb级容量、由多个芯片简单堆叠组成的NAND闪存产品。

在过去几年中，NAND闪存已达到了商用存储器所能实现的最高密度，这可归功于其卓越的实体可扩展性和每单元2或3位元的多级单元(MLC)技术。然而，由于近来便携式电子设备对于NAND闪存的强大需求，导致NAND元件结构持续显著微缩，以实现更高密度、更快速度以及更低的位元成本。这对于采用传统架构的次20nm浮栅闪存单元来说，NAND闪存中单元尺寸的显著微缩将面临重大的阻碍。

针对上述的挑战，英特尔和美光公司共同成立了一家名为IM Flash Technologies(IMFT)的合资公司，专门进行工艺开发，并积极寻求NAND单元缩小的方法，终于成功地首次使用20nm设计规则开发并制造出高密度多级NAND闪存。IMFT还开发了一种创新的存储器结构，并导入了全平面化的浮栅单元设计。

IMFT常被视为NAND闪存工艺的主导公司，目前它已推出整合高k值/金属栅(HKMG)堆叠的单元平面化技术，这种技术能够有效地克服由于转向20nm节点或更先进工艺时导致的诸多实体和电气微缩挑战。

为了更进一步了解先进工艺技术和创新单元架构，UBM TechInsights公司最近对IMFT公司的20nm 64Gbit MLC NAND进行了分析。

通过在64Gbit MLC NAND闪存生产中导入20nm工艺技术，IMFT将自己定位为实现新工艺节点的主导厂商。由于芯片尺寸只有117mm²，这种NAND元件的面积与IMFT现有的25nm 64Gbit NAND闪存相较减少了近30%。IMFT的64Gbit NAND闪存采用单一的多层金属栅和三层金属层制造，并采用48接脚的TSOP无铅封装供货。这种64Gbit的闪存芯片被分成具有单边焊垫排列的4个库，存储器面积效率为52%，约相当于以前芯片面积为162mm²、25nm 64Gbit NAND元件的效率。

在传统的NAND浮栅单元中，控制栅(CG)和多晶硅间电介质 (IPD)围绕着浮栅(FG)布置，耦合因子很大程度上依赖于浮栅侧边，如图所示。

图一：传统浮栅NAND(IMFT的25nm NAND闪存)

深入探索

对于20nm及更先进的技术节点来说，单元间距已经太窄而无法再于浮栅间插入控制栅。因此NAND闪存必须透过消除控制栅－浮栅环绕结构，以便采用平面单元配置。

基于电荷撷取的闪存(CTF)由于采用平面单元结构，一向被认为是可行的替代方案。但遗憾的是至今还未能见到成功的NAND生产案例。考虑到所有这些因素，将金属作为控制栅并结合在更薄浮栅上堆叠高k值栅间电介质(IGD)将成为采用现有浮栅NAND闪存技术持续缩小20nm以下节点NAND闪存的可能解决方案。

工艺关键技术和新闪存单元结构

IMFT采用全平面单元架构的20nm技术以及先进的关键工艺，已经克服了在小型闪存元件中多项传统浮栅单元架构的关键问题：

●控制栅(CG)多晶硅填充缩小了相邻浮栅间的距离

●单元到单元干扰

●IPD的微缩限制和更小的CG到FG耦合比

为了制造20nm NAND单元，在一些重要的微影步骤中必须采用先进的单元间距缩小技术(如双倍图案技术)。为了形成20nm以下节点设计规则的图案，也必须建置四倍图案形成技术，以克服193nm ArF浸入式双倍图案方法的限制。然而，这仍然是一种较不实际的方法，因为解决这种问题所需的超紫外曝光(EUV)工具对于闪存生产来说仍然过于昂贵。对于这种NAND元件来说，字线和位元线方向尺寸均约为40nm的单一闪存单元占用的实体单元面积为0.0017 um2。因此这种单元最可能成为NAND生产的最小单元。在这种NAND元件中已经实现了平面浮栅结构，同时还有多晶硅浮栅、高k IGD堆叠和金属控制栅。

图二：平面浮栅NAND(IMFT的20nm NAND闪存)

对于新的单元结构来说，氧-氮-氧(ONO)IGD层被高k电介质堆叠所取代，从而恢复平面单元结构中应减少的FG到CG耦合比。同时也可以采用更薄的多晶硅浮栅技术来降低单元到单元的干扰。基于金属栅的字线是透过使用硬光罩层蚀刻多个栅堆叠进行定义的。由于单元间距显著缩小，单元间电容耦合的增加将成为一个严重的问题，因为增加的单元到单元干扰将导致单元性能退化和可靠性问题。为了克服这些问题，单元栅和金属位元线都采用一种气隙隔离工艺。气隙结构据称可作为低介电常数的间隙填充材料。位元线的触点则形成一种交叉布局，以实现更好的微影效益，以及具有68条字线的NAND串。

就IMFT的20nm MLC NAND闪存来说，新单元架构结合关键整合技术相当具有前景，可望透过更积极的单元微缩，进一步扩展传统浮栅闪存的生命周期。然而，随着浮栅几何尺寸进一步减少，所撷取到的电子将急剧减少，从而可能导致在1x-nm MLC NAND闪存中需控制20个以下的电子。由于主流行动应用中的微缩要求以及可靠性的挑战更高得多，使得创新元件概念或替代性存储器解决方案(如IMFT最新NAND闪存元件中使用的方案)已经准备好在不久的将来取代NAND闪存之故。

举例来说，在这种NAND中见到的CTF加上3D配置，即可视为近期现有平面NAND闪存技术的可替代方案，而各种大量新的存储器概念正兴起中，并竞相作为NAND闪存的替代方案。浮栅NAND闪存目前尚未达到瓶颈，但最终也将达到微缩极限。让人十分感兴趣的是，IMFT和其它闪存制造商未来在共同克服这些微缩限制时将有何转变。

《电子工程专辑》网站版权所有，谢绝转载

原文链接：http://www.eet-china.com/ART_8800667303_626963_NT_5b5ed2ba.HTM