原创 他和它的故事 之 VerilogHDL 整数除法器

2010-12-11 15:36 3189 9 9 分类: FPGA/CPLD


目录

前言 02
目录 03

第二章 整数除法器 04
2.01 传统的除法器 04
实验八:传统除法器 05
2.02 循环型除法器 09
实验九:传统乘法器改进 11
2.03 循环除法运算的原理 15
实验十:从原理到实现的循环除法器 19

总结 23

==============================

与整数乘法器相比,整数除法器就单调了一点~
内容什么的,自己看着办吧~

唉~写完这篇后,忽然全身脱水 .... 困乏,求冬眠 ...

=============================

下载

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
9
关闭 站长推荐上一条 /3 下一条