原创 Verilog的私私细语 - 整合的概念

2011-7-6 17:43 3207 15 15 分类: FPGA/CPLD

covervcj.jpg

目录         02

 第1章  整合的概念        
 1.01  源码上的整合        
          实验一:字面上的整合        
 1.02  时钟和步骤的定义                
 1.03  有效的使用资源(资源上的整合)        
          实验二:资源上的整合        
 1.04  循环保留和循环操作        
 1.05  把C语言的好处(循环)整合进来
 1.06  把C语言的好处(嵌入循环)整合进来        
 1.07  把C语言的好处(动作的关系)整合进来        
 1.08  步骤的循环和时序的循环之间的区别        
 1.09  实验三:串口发送模块        
 1.10  实验四:串口发送模块2        
 1.11  模块之间调用的延迟        
 1.12  同步数据的几个想法        

 总结       

========================================================

好了,又是另一系列的笔记 .... 主要是基于建模篇和时序篇,

整合是一种更针对时序控制和协调模块沟通的写法,此外还有源码上,

步骤上整合 ... 其余的介绍自己看着办吧!

https://skydrive.live.com/redir.aspx?cid=c8c65500aea2fb15&resid=C8C65500AEA2FB15!177&authkey=oFFF7t5hrMg%24

 

免责声明:笔记的内容一切都是笔者一厢情愿的想法而已 ... 有问题就冲着我来!over! 

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
15
1
2
3
4
5
6
7
8
9
0
关闭 站长推荐上一条 /4 下一条