原创 VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1

VerilogHDL那些事儿 - 建模篇v4

====== v4 ======

主要是修改了大量用法上的BUG和极限的精简内容

https://docs.google.com/leaf?id=0B9dZl-qFVoxHNjI5MGUzMzQtMWE3MC00NGIwLThmNDktNDQ2ZDllNzJkYjBl&hl=en_US

建模篇v4 :  http://www.megaupload.com/?d=ZQLQ3MH9

结果视频 :  http://www.megaupload.com/?d=19HQ86G9  

配置笔记 :  http://www.megaupload.com/?d=AUJC0VTU  

实例源码 :  http://www.megaupload.com/?d=1EWUOXG4  

演示视频 : http://www.megaupload.com/?d=9C33CLMY

建模篇v4 ： http://u.115.com/file/bha8e3ud
实例源码 ： http://u.115.com/file/a9haejj7
配置笔记 ： http://u.115.com/file/atg6grkl
演示视频 ： http://u.115.com/file/ewnuoa2k
结果视频 : http://u.115.com/file/ewn8yapk

=========================================================================

VerilogHDL那些事儿 - 时序篇v1

====== v1 ======

时序篇的整合版，主要也是大量修改用语上的BUG和适当的精简内容

https://docs.google.com/leaf?id=0B9dZl-qFVoxHOWQ5YzI5NjQtZTg4MS00NzE1LWJmNTMtMTE4NjJiZDNhODUz&hl=en_US

时序篇v1 :   http://www.megaupload.com/?d=Q016NKKC  

实例源码 : http://www.megaupload.com/?d=VM662PBN

http://u.115.com/file/dnsxpv75
http://u.115.com/file/dlzplwit

==========================================================================

谈谈笔者的最近吧 ... 唉~最近老是感觉失去干劲似的，几乎每天都要睡觉接近10个小时也不可！前几天，终于把钱储蓄够了为睡了已久的笔记本送去维修了，说实话真的很对不起她！都怪自己太穷了 ....

此外，有关笔记的进展 ... 在春节过后笔者一直学习着其他的写法。这个写法主要是针对时钟的控制，而且还有更有效的显化表达时钟。嗯，如果不明白笔者在说什么也没有关系。目前还处于概念阶段 ... 可用的时间可不多呀，每天回家只有30分钟用餐的时间，晚上老早就睡觉了~

很多事情都需要在周末才能干，但是人一到周末就懒了起来，唉~纠结中！先看看笔者未来的趋势如何吧，如果有好心得会继续分享的。话说，娜娜近来都成为导游记事（记者），每一张景色都叫我妒忌到不得已，口水也淹湿掉了我的电脑台。