目录 02
第0章 Verilog HDL语言扫盲文 03
0.01 各种的HDL语言 03
0.02 HDL语言的层次 03
0.03 RTL级和组合逻辑级 04
0.04 Verilog HDL语言真的那么难掌握？ 05
0.05 高级语言和Verilog HDL语言的区别 06
0.06 什么是Verilog HDL语言的时序？ 07
0.07 Verilog HDL的综合语言 08
0.08 关于参考书和笔者的笔记 13
0.09 不要带偏见去学习Verilog HDL语言 14
0.10 单文件主义 15
0.11 Verilog HDL语言结构简介 17
0.12 Verilog HDL语言使用规则（方法）简介 19
0.13 认识RTL级设计（建模） 23
0.14 过渡中，沉住气！朋友！ 25
总结 26
下载
http://cid-c8c65500aea2fb15.office.live.com/self.aspx/Verilog%20HDL的礼物
=========================================================================
这个是专门为入门者写的 .... 呵呵！
最近忙着修稿子，唉 ... 什么事情都卡着一块一块！
新的笔记，老是为下手开始 .... 呜呜呜！阿门
注：这是建模篇的第零章~笑O(∩_∩)O~
免责声明：笔记的内容纯粹是笔者的心得和想法，各位如果觉得不好笑笑就好！笔者没有任何针对他人的意思。
- 上一篇： 嗯~就这样先把
- 下一篇： VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
文章评论（5条评论）
登录后参与讨论-
返回顶部
-
用户416338 2015-10-26 10:59
用户377235 2015-3-31 21:51
用户284483 2014-11-2 11:16
用户444365 2013-4-29 22:08
用户284483 2011-7-11 14:55