原创 ModelSim SE 6.0使用说明

2011-6-19 06:02 2606 12 12 分类: FPGA/CPLD

1.打开ModelSim SE 6.0软件,然后再新建工程,FILE下的NEW project如下图所示:

20110619045740001.png

2。创建完工程后就是加载需要仿真文件了如下图:

20110619050053001.png

3.这是加入工程的2个文件:

20110619050232001.png

4.添加进来后就是仿真了,鼠标指着LED_FLOW右键simulate:

20110619050336001.png

5.还有一步就是加载波形源

6.点击运行按钮就可以运行了:

20110619050450001.png

7.下面即是仿真出来的波形:


20110619050933001.png

从上图可以明显看出流水灯得效果。

下面说说TESTBENCH:

3个步骤:

I:对被测试设计的顶层文件接口进行例化。

II:给被测试设计的接口添加激励。

III:判断被测试的输出响应是否满足要求。

在例化中应该把input转换成reg相应的output转换成WIRE,如果是inout转换成wire.

激励的产生:

  方式1://时钟产生

parameter PERIOD =20;//定义时钟周期为20ns已定义"timescale 1ns/1 ps

initial begin

   clk =0;

   forever

         #(PERIOD/2)  clk=~clk;

   end;

方式2: //时钟产生

parameter PERIOD =20

always begin

    #(PERIOD/2) clk=0;

    #(PERIOD/2) clk=1;

end;



 

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
12
关闭 站长推荐上一条 /3 下一条