原创 初学VERILOG 点灯程序

2011-6-19 06:37 2128 9 9 分类: FPGA/CPLD
//日期:2011年6月19日
//文件功能:实现点灯效果
module led(led);//模块名 led
output[7:0] led;//定义输出端口
assign led=8'b11111111;//输出0xaa
endmodule
主要实现是控制8个灯得亮灭。
PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
9
关闭 站长推荐上一条 /3 下一条