原创 直接数字频率合成器

        也许每一个学习fpga的同鞋 都要去自己做一个dds，怎么说呢，dds算法很简单，用一个频率控制字节在输入时钟驱动下累加，输出，在以这个结果做为地址，取出sin或者cos的幅直。在累加溢出时就完成一个周期。最后经过D/A 和滤波，完成输出一个可控制的正弦。

       这次我也来次dds~顺便熟悉下fpga设计的流程。

      在累加器的后端，用一个和地址位一样的相位控制字d与所有输出相加来达到相位控制的目的。

        k为频率控制字，d为相位控制字。

     累加器 rtl视图

    累加器部分的功能仿真