原创 FPGA的外部存储器接口DDR2(5)_PLL使用说明(2)

 2012-2-21 11:20  2602 11 11 分类: MCU/ 嵌入式

　　PLL共有四种工作模式，只有理解了这四种工作模式的特点，才能在设计中选用恰当的模式，完成自己设计的预期功能。这四种工作模式分别是普通模式（Normal Mode）、零延迟缓冲模式（Zero Delay Buffer Mode）、非补偿模式（No Compensation Mode）、源同步模式（Source-Synchronous Mode）。

1、普通模式（Normal Mode）

输入时钟与输出时钟之间的关系如下图。

图中上数第一个波形为PLL inclk，一般是板子上有源晶振的输出，直接接到FPGA的时钟输入引脚上；第二个波形是PLL clock at the register clock port，代表的是经过PLL处理过的时钟，就是上一个帖子所说的C0、C1，一般接FPGA内部的全局时钟网络上，一般也不能从FPGA的引脚引出；最下面的波形是External PLL clock outputs，就是C2，可以供FPGA内部的全局时钟网络使用，也可接至引脚，供FPG**外的其它器件使用。

普通模式的特点是，C0和C1相对输入时钟来说，没有延迟（图中没有标记），但C2有延迟（上图中标记的A）。

2、零延迟缓冲模式（Zero Delay Buffer Mode）

这种模式如下图，可以看出，C2与输入时钟没有延迟（图中没有标记），但C0和C1有延迟（图中标记为B)。这种工作模式与普通工作模式正好相反。