原创 CAN总线(三)

2.2.4复位、监控电路设计

2.2.4.1X5045P简介
    本设计中，所应用到的复位电路采用Xicor公司产品X5045P。X5045P把四种常用的功能：上电复位、看门狗定时器、电源电压监控和块锁（Block Lock TM ）保护的串行EEPROM存储器组成在一个封装之内。这种组合降低了系统成本、减少了电路板空间和增加了可靠性。下图2-9为引脚图：

  图2-9 X5045P引脚配置

CS/WDI：片选输入/看门狗复位输入；
SO：串行输出；
WP：写保护输入；
Vss：地；
Vcc：电源；
RESET：复位输出； 15
SCK：同步时钟输入；
SI：串行输入。
X5045P的状态寄存器描述器件的当前状态，各位意义如表5所列。

                     表5 X5045P状态寄存器
    其中，WD1、WD0是看门狗定时时间设置位；BL1、BL0是存储单元写保护区设置位；WEL是只读标志，1表明写使能开关打开；WIP也是只读标志，1代表芯片内部正处于写周期。电复位时，各位都被清零。
X5045P芯片功能包括以下4种：
（1）上电复位控制。在对X5045P通电时，ERSET引脚输出有效的复位信号，并保持至少200ms，使CPU有效复位。
（2）电源电压监控。当检测到电源电压低于内部门槛电压VTRIP时，RESET输出复位信号，直至电源电压高于VTRIP并保持至少200ms，复位信号才被撤消。VTRIP的出厂值根据芯片型号不同共有5个级别的电压范围。对于需要电源电压精确监控的应用，用户可以搭建编程电路，对芯片内VTRIP电压进行微调。
（3）看门狗定时器。芯片内部状态寄存器的WD1、WD0是看门狗定时设置位，通过状态寄存器写指令WRSR修改这2个标志位，就能在3种定时间隔中进行选择或关闭定时器。对看门狗的复位由CS输入电平的下降沿完成。表6是WD1、WD0组合的含义

                    表6 内部寄存器WD1、WD0含义

（4）串行E2PROM。芯片内含512字节存储单元，10万次可靠写，数据保持时间100年。XICOR设计了3种保护方式防止误写。包括：WP写保护引脚，当引脚被拉低时，内部存储单元状态寄存器都禁止写入；存储区域写保护模式，通过对状态寄存器的BL1、BL0位的设置，可以选择对不同的存储区域进行写保护；在进行任何写操作前都必须打开写使能开关，而且在上电初始化写操作完成时，写使能开关自动关闭。显然，在几方面的保护之下，产生误写的可能性极小，表7是BL1、BL0组合的含义。

                      表7串行E2PROM的BL1、BL0含义

    对X5045P的操作是通过4根口线CS、SCK、SI和SO进行同步串行通信来完成的。SCK是外部输入的同步时钟信号。在对芯片定改指令或数据时，时钟前沿将SI引脚信号输入；在读邮数据时，时钟后沿将数据位输出到SO引脚上。数据的输入/输出都是高位在先。
芯片内部共有6条指令，如表8所列。

                          表8 X5045P内部指令

（1）WREN和WRDI是写使能开关的开/关指令。它们都是单字节指令。
（2）RDSR和WRSR是状态寄存器的读/写指令。在从SI输入指令后，RDSR的执行结果，即状态寄存器内容须从SO读出；而WRSR需要紧接着输入修改数据。
（3）READ和WEITE是存储单元的读/写指令。输入指令后（指令码第三代表存储单元地址的最高位），接着输入低八位地址，最后就可以连续读出或写入数据。其中，读指针和写指针的工作方式完全不同，读指针的全部8位用来计数，0FFH溢出后变成00H；写指针只用最低两位计数，XXXXXX11B溢出后变成XXXX XX00B，所以连续写的实际结果是在4个单元中反复写入。另外，由于E2PROM的写入时间长，所以在连续两条写指令之间应读取WIP状态，只有内部写周期结束时才可输入下一条写指令。
    X5045P中的看门狗对系统提供了保护功能。当系统发生故障而超过设置时间时，电路中的看门狗将通过RESET信号向CPU 作出反应。X5045提供了三个时间值供用户选择使用。它所具有的电压监控功能还可以保护系统免受低电压的影响，当电源电压降到允许范围以下时，系统将复位，直到电源电压返回到稳定值为止。X5045P的存储器与CPU 可通过串行通信方式接口，共有4096个位，可以按512 x 8个字节来放置数据。

2.2.4.2基于X5045P的电路设计
    X5045P在本设计中做为复位、监控电路使用，虽然增加了电路连接的复杂和成本，但对于电路的稳定和可靠性有起到很大的作用，是系统中不可缺少的部分。
    对X5045的操作是通过4根口线CS、SCK、SI和SO进行同步串行通信来完成的。SCK是外部输入的同步时钟信号。在对芯片定改指令或数据时，时钟前沿将SI引脚信号输入；在读邮数据时，时钟后沿将数据位输出到SO引脚上。数据的输入/输出都是高位在先。在设计中，/CS脚和单片机P1.0、SI、SCK、SO、RST分别与单片机的引脚P1.0~P1.3、RST连接。对于不用到的引脚，可以直接和地相连。电路设计如下：

                   图2-10 X5045P电路监控、复位电路

2.2.5电源设计