原创 Error: Can't synthesize current design -- Top partition does not contain any log

2012-4-17 10:58 9794 14 17 分类: FPGA/CPLD

今天编译出现错误,编译器报错如下:Error: Can't synthesize current design -- Top partition does not contain any logi。

官网上寻的方法:Just open the top level bdf file and right click on your block. Then click on the "generate pins for symbol ports". Recompile the project it is done.

After the compilation you can change the pin asssignments as you wish.

如上所说,果然成功。

原文链接:http://www.alteraforum.com/forum/showthread.php?t=2586

文章评论3条评论)

登录后参与讨论

用户377235 2015-10-11 13:06

好棒!感谢!

用户377235 2015-3-23 09:44

Nice!

用户377235 2014-5-16 13:51

表示看不懂,怎么操作有图更好

相关推荐阅读
用户1650588 2012-12-20 12:59
评论:@小飞的书斋 博客中提到的“【博客大赛】 Keil生成lib文件(C51版本)(含视频教程)”
貌似图片 没有传好啊...
用户1650588 2012-12-13 11:07
评论:@电工的笔记 博客中提到的“【动手做个移动电源】6 充电管理(2)——锂电池选型”
最近想着DIY个呢 谢谢楼主...
用户1650588 2012-09-02 22:20
评论:@Dasheng's Blog 博客中提到的“cadence16.3功能介绍和下载”
正在找,谢谢!!...
用户1650588 2012-09-02 22:19
评论:@Dasheng's Blog 博客中提到的“【转载】3年以上工作经验的工程师的中长期规划”
谢谢!!拜读...
用户1650588 2012-08-29 17:23
评论:@做最朴实的孩子 博客中提到的“FPGA学习笔记之LPM RAM使用”
需要学习...
用户1650588 2012-06-13 12:15
评论:@菜鸟100%'s Blog 博客中提到的“24c08读写程序”
不错不错...
我要评论
3
14
关闭 站长推荐上一条 /2 下一条