原创 关于Cyclone III器件的工作频率

在进行FPGA设计之前，首先会根据设计的要求，选择不同的FPGA器件，选择FPGA器件的时候，一般需要考虑内部资源和价格，而内部资源的要求又包括以下几方面：

1. 
   
2. 专用硬件资源：如专用乘法器的数量，Memory的大小，PLL的数量等；
   
3. LE的数量：FPGA（Altera系列）内部最基本的工作单元
   
4. 器件工作的最高频率：如乘法器工作的最高频率，LVDS模块的最高频率等。

这里主要对Cyclone III器件内部资源工作的最高频率进行一下总结，因为在设计之前了解这些是必要的，原因如下：

1. 
   
2. 如果设计的工作的频率比较低，就可以通过复用相关的模块来达到节约资源的目的；
   
3. 如果设计的工作频率过高，可能导致系统工作不稳定。

以下内容参考了Cylone III Device Handbook中P309~P。

1. 
   
2. 
   
   内核的工作性能
   
   

   1、时钟树的特性

   
   

   

   
   

   2、PLL的特性

   
   

   

   
   

   3、嵌入式乘法器的特性

   
   

   

   
   

   4、Memory Block的特性

   
   

   

   
   
3. 
   
   外围的工作性能
   
   
   1. 
      
   2. 
      
      专用LVDS发送模块的性能
      
      

      

      
      
   3. 
      
      加电阻网络的LVDS发送模块的性能
      
      

      

      
      
   4. 
      
      专用LVDS接收模块的性能
      
      

      

      
      

      其中HSIODR指高速IO块：最大/最小 LVDS 数据速率。

      
      

      fHSCLK指高速IO块：高速接收器/发送器的输入/输出时钟频率。

      
      
   5. 外部存储器接口特性（详见手册，包括DDR2 SDRAM和DDR SDRAM等）
      
   6. 
      
      时钟占空比失真特性
      
      

      

了解了这些参数，对以后的设计就可以有一个基本的把握了。