用户1651241的文章-面包板社区

 

文章

首页 我的博文

用户1651241 2011-4-28 14:00: TMSI的作用; TMSI (Temporary Mobile Subscriber Identity) ， TMSI 是为了加强系统的保密性而在 VLR 内分配的临时用户识别，它在某一 VLR 区域内与 IMSI 唯 ...; 9393 14 0 14

用户1651241 2011-2-11 17:16: 关于CDMA系统同步; 终端首先应捕获附近基站的导频信道，这样就获得了基站经过路径delay的短码偏置和载波相位，有了这两个信息，终端就可以解调同步信道。在同步信道传输的同步 ...; 3504 10 0 10

用户1651241 2011-2-9 11:57: CDMA系统中的“掩码”和“扰码”的概念; 在CDMA系统中，掩码用在长码发生器中，长码是利用一个42bit的m序列发生器与长码掩码进行模2加（即异或）来产生的。掩码的作用就是使输出的m序列产生不同的偏 ...; 5927 14 0 14

用户1651241 2011-2-8 21:42: Walsh码与M序列的区别; Walsh码互相关性好，不同Walsh码是完全正交的，即互相关为零。但是自相关性不好，虽然与自身的自相关为1，但是与自身延时后的码的互相关就不为0了。另外，Walsh ...; 6986 14 0 14

用户1651241 2011-1-30 23:06: CDMA功率控制技术; 在功率控制技术，有以下几个术语：前向功率控制反向功率控制开环功率控制闭环功率控制内环功率控制外环功率控制我们先以IS-95为例，用 ...; 3441 13 0 13

用户1651241 2011-1-30 22:55: 转：CDMA中关于功率的几个概念; 在 CDMA 中关于功率的这些概念比较多，容易混了，所以网上找了一些资料整理了一下。由于下面的这个资料网上有很多，不知道原始的出处，所以就 ...; 3635 12 1 13

用户1651241 2011-1-30 19:57: 关于用Word 2007 在EDNChina上写Blog的设置; 以前用过 Word2007 写 Blog ，但是感觉在 word 上拍好版后，发布上去格式有时候就会改变了。于是就试了一下其他的写 Blog 工具，但是感觉也都不好用 ...; 1758 13 0 13

用户1651241 2011-1-30 19:57: 2011年第一帖; 从今年开始，就要告别20多年的学生生涯了。对即将为一名职场人，很期待，期待自己能够在将来的职业道路上能够学到更多的东西，交到更多的朋友。今后博客 ...; 2022 12 0 12

用户1651241 2010-5-22 01:29: 如何防止FPGA设计中综合后的信号被优化？; 这不是一个新话题了，写这个也是当作自己的一个小小的笔记吧！觉得挺有用的。一般在做前仿真（即功能仿真）时，不会考虑信号被优化的 ...; 3940 11 0 11

用户1651241 2010-5-17 22:51: FPGA相关比较好的博客文章; 1、《 SignalTapII新特性-Storage Qualification 》介绍SignalTapII的Storage Qualification功能，这个功能不能较少Memory的使用，而是在Memory ...; 3015 11 0 11

用户1651241 2010-4-8 23:04: System Generator入门笔记; System Generator是Xilinx公司进行数字信号处理开发的一种设计工具，它通过将Xilinx开发的一些模块嵌入到Simulink的库中，可以在Simulink中进行定点仿真，可是 ...; 2256 11 2 13

用户1651241 2010-3-30 12:03: Allegro学习; 26、非电气引脚零件的制作 1、建圆形钻孔：（1）、parameter：没有电器属性（non-plated）（2）、layer：只需要设置顶层和底层的regular pad，中间 ...; 6426 13 1 14

用户1651241 2010-3-21 17:28: Modelsim仿真PLL遇到的问题; 今天在用Modelsim做一个后仿真的时候，发现PLL的没有输出，在设定不同的测试时钟频率的时候，出现一下三种情况：（1）当输入时钟周期小于在例化P ...; 5854 11 0 11

用户1651241 2010-3-8 20:38: 使用Signal Tap II采集到的数据进行Matlab仿真; 在使用FPGA进行无线通信或者进行信号处理时，一般按照这样的步骤进行：（1）利用matlab进行浮点算法仿真（2）将matlab浮点算法转换 ...; 5638 9 3 5

用户1651241 2010-3-4 15:02: Xilinx FIFO IP core使用注意事项; 1、almost full 和 almost empty flags用来指示只剩一个字了。 2、Programmable full and empty status flags可以由用户自定义内容设定或者用专用的输入口进 ...; 10566 11 0 11

12 3 4 / 4 页下一页

关闭站长推荐

上一条

/2

下一条