原创 FPGA相关比较好的博客文章

 2010-5-17 22:51  3015 11 11 分类: FPGA/CPLD

1、《SignalTapII新特性-Storage Qualification》

介绍SignalTapII的Storage Qualification功能，这个功能不能较少Memory的使用，而是在Memory数量的情况下如何观察到更多有用的信号。

2、《使用SignalProbe》

选择SignalProbe进行调试是设计没有留JTAG的无奈之举，但是有些场合不支持SignalTapII的CPLD则只能选择SignalProbe，还有就是当器件的资源利用率很高的时候已经没有足够的资源在设计中加入SignalTapII的时候也只能选择SignalProbe。而且SignalProbe有个最大的好处除了占用很少的资源外就是设计无需重新编译，fitter会完成探测源和目标端口之间布线，而且重新全编译加入的SignalProbe会自动消失。

3、《使用QuatusII的物理综合优化》

随着设计规模越来越大，设计的复杂程度越来越高，外围接口也越来越复杂，逻辑设计的时序收敛的挑战也越来越严峻。在保证代码效率等其他手段的前提下，Altera的QuartusII软件提供一种叫物理综合（Physical Synthesis）的优化手段来提高设计的时序收敛。关于如何提高设计的时序收敛，QII handbook详细介绍了许多办法，这里简单罗列：关键性模块做好规划、好的设计及代码风格、层次化设计方式以及对于目标器件的了解另外就是好的且正确的约束也很重要。

对于何时使用物理综合，个人建议是在修改代码以及约束等因素等无果的情况下可以开始考虑物理综合。因为物理综合带来性能提高或者面积利用率提高的同时会给你带来编译时间的增加，所以需要你综合考虑衡量。

4、《时序收敛地最佳实践》

介绍了很多达到时序收敛的方法

5、《版本控制SVN在windward下安装与配置》

版本控制系统用于维护文件的所有版本，随着时间的推移，文件逐渐产生这些版本。使用版本控制系统，人们可以返回到各个文件以前的修订版本，还可以比较任意两个版本以查看它们之间的变化。通过这种方式，版本控制可以保留一个文件修订的可检索的准确历史日志。更重要的是，版本控制系统有助于多个人（甚至位于完全不同的地理位置）通过 Internet 或专用网将各自的更改合并到同一个源存储库，从而协同开发项目。

版本控制包括两个方面：保正人人得到的是最新的版本，记录需求的历史版本。

这里是一个专门的SVN中文网站：http://www.subversion.org.cn/

6、《授之以渔 -- Xilinx网站资源导读》

介绍了Xilinx的各种网络资源，很有用！

7、《使用compxlib命令编译Xilinx的ModelSim仿真库》

详细讲解了compxlib命令的使用方法，方便快速实现编译xilinx仿真库。

8、《Xilinx在线学习课程视频》

很好的Xilinx官方视频学习课程。

9、Xilinx User Community Forums

Xilinx论坛

10、《硬件面经》

主要是关于数字设计，有一定的参考价值。