原创 江湖越老,胆子越小?

2009-12-6 16:20 5697 12 15 分类: FPGA/CPLD

   
“技术这一概念包含的内容是广大的,广大到不可想象。即便我们把清醒时的每一分钟都用来努力地学习某种技术和其相关技术,我们关于这一技术的专业知识仍然
会存在漏洞。不,这些不是微不足道的漏洞,而是令人目眩的鸿沟!然而我们以一种(奇怪的)热情捍卫着这些鸿沟。...这是我们内心中最脆弱,最敏感的部
分,一旦暴露于光天化日之下,我们就会(迅速干瘪、)碎裂成齑粉。 riple


    也许你会发现,承认自己对System Verilog一无所知比花些功夫学习这门语言还要困难(与其为自己还没有掌握System Verilog而暗自苦恼,还不如花些功夫实际地学习这门语
言)。其实,只要我们工程师们不遗余力地去学习而不是一味地护短的话,我们可能永远不会被这些问题困扰。我们的知识就会像分形填满二维平面一样,从核心概
念开始,循序渐进地拓展开来,不会遗漏哪怕最微小的细节。我们永远不会因为急功近利而忽略那些更重要的概念和技巧。我们永远不会越过无法返身的那一点--
一知半解,耻于下问。” riple


    上面是我翻译的Kevin Morris 的又一篇力作中的两段,恭请大家阅读。如果大家觉得翻译得驴唇不对马嘴的话,还请看下面精彩的三段原文,如实摘录(Ctrl+C)。我还是把这篇blog发在FPGA版,但是希望其他版的博友们有空看看--这不是一篇关于FPGA的文章,这是一篇关于engineer的文章。 riple


    希望我们大家永远不要pass that point of no return。 riple


  Technology is big - enormously big.  We could spend every waking
moment of our lives studying diligently in and around our area of
expertise, and we'd still have holes in our knowledge.  Not small,
insignificant holes.  No, these are huge glaring gaps.  We protect
those gaps with a passion.  We guard them as if they held the very
treasure of our professional credibility.  We focus on the locus of
those vulnerabilities and reinforce the defenses around them with all
of our emotional resources.  If someone discovers our secret, we feel,
we will be exposed, shattered, ruined.


  It might turn out that it's more work to worry about the fact that
you don't know anything about System Verilog than it is to actually
learn System Verilog.  In fact, if we engineers always acted out of
efficiency rather than ego protection, we might never have these
problems at all.  Our knowledge would expand like a fractal, starting
with the core concepts and working its way in an orderly fashion out to
the finest details.  We would never skip over an important concept or
skill on our way to the practical details of a less significant one. 
We would never pass that point of no return – the point where we feel
we should know something already, and so are too embarrassed to go back
and learn it. 


  But, this is the birth of the hole – the start of the secret – the
speck of sand that makes its way into the oyster of our professional
ego.  We guard it like a terrible treasure and nurture it as it grows. 
We become skilled at subterfuge, adept at avoidance, masters of
misdirection. 

文章评论3条评论)

登录后参与讨论

用户1856254 2015-10-23 14:55

你好,我指的是自己写的,不是调用IP核的

ash_riple_768180695 2015-10-22 10:44

如果只需要从in-sys content editor里读写存储器内容,不需要使用VJ。只需要在例化memory时,配置一个in-system editable选项即可。需要注意的是,选择in-system editable,会占用双端口RAM的一个端口。如果这样会造成使用冲突的话,可以考虑在正常工作的RAM旁边,再例化一个in-system editable的“影子RAM”,用于调试查看。

用户1856254 2015-10-22 09:37

请问,如果在自己写的存储器里加入这个virtual JTAG,是不是就可以在 in-system memory content editor看到存储器里的数据了?

用户1132881 2010-9-7 13:33

VJ是个好东西,还在琢磨中

ash_riple_768180695 2010-8-5 11:37

其实,无论是In-system sources and probes,还是In-system memory content editor,甚至是SignalTap II,最底层都是VJ。这些Quartus II自带的工具和我上面开发的工具,都是在VJ基础上开发的上层应用。

用户568747 2010-4-20 14:47

总是听riple提起这个工具,但是一直没机会学习使用,看起来的感觉跟in-system sources and probes 有点类似, 想请教下riple 两者差别大吗?

ash_riple_768180695 2010-3-10 11:48

谢谢wind330朋友的提醒,我已经更新了文章内容,添加了应用场合说明。

ash_riple_768180695 2010-3-9 14:58

VJI提供了一个读写FPGA寄存器的通路。只要你的调试方案需要读写FPGA内部的寄存器,就可以考虑使用这个工具。具体的应用还是要看你的调试需要。我在这里举的三个例子,以及链接中给出的文章都是对应用场合的说明。

ash_riple_768180695 2010-3-9 14:55

VJI是一个调试工具,就像仿真测试代码一样,在最终的产品中没有体现,但是在开发过程中有重要的意义。调试就是VJI的应用场合。

用户1122702 2010-3-9 10:10

以便后头产品开发的前期就能把VJTAG给规划进去。
相关推荐阅读
ash_riple_768180695 2015-12-18 11:06
学习示例程序:FPGA快速系统原型设计--敏捷实践
        学习与开发板配套的示例程序,是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程,可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是:示...
ash_riple_768180695 2015-11-03 16:46
开发板选取:FPGA快速系统原型设计--敏捷实践
    既然是“实践”,就不能只谈编码和仿真,必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡,需要运行在一块具备PCIe接口和10/100/10...
ash_riple_768180695 2015-10-22 12:41
开篇:FPGA快速系统原型设计--敏捷实践
    虽然借用了 “系统原型开发”的标题,本系列文章将围绕FPGA IP级别的开发这个主题展开,如果可能的话,将扩展至FPGA System级别的开发。     先上一篇PPT:RSPwFP...
ash_riple_768180695 2013-08-26 10:21
学习SystemVerilog(二)——学习它的理由
    学习SystemVerilog的理由也很多,我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中,总...
ash_riple_768180695 2013-08-26 10:19
学习SystemVerilog(一)——不学习它的理由
    想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习,怎奈内容众多,找不出入手点和重点,只能望而却步。虽然手头有三本SystemVerilog...
ash_riple_768180695 2011-06-26 23:20
Hardware-Assisted IEEE1588 Implementation Analysis
06/18/11 11:00:05 PM         最近一段时间在研究IEEE1588-2008精确时间同步协议(PTP)。该协议可以在软件中实现,如果需要提高时间同步...
我要评论
3
12
关闭 站长推荐上一条 /2 下一条