原创 Avalon接口类型浅析——Avalon-MM接口与Avalon-ST接口辨析

2007-6-15 08:00 6323 5 8 分类: FPGA/CPLD

    1. Avalon-MM接口:2006.11之前只有这一种接口,许多关于Nios的书里描述的都是这种接口。最早的一本SOPC书籍《挑战SOC》中Avalon总线一段,就是按照2003.7的《Avalon Bus Specification》翻译的。那时的Avalon还被称作总线。此后的相应文档被称作《Avalon Interface Specification》。2006.11之后,相应的文档更名为《Avalon Memory-Mapped Interface Specification》,以与《Avalon Streaming Interface Specification》区分。 riple 
    2. Avalon-ST接口:2006.11之后引入的新的接口概念,即Avalon Streaming Interface。由于太新,在7.1版Component Editor中都还没有支持,只能通过Tcl文本进行声明;但是7.1版的SOPC Builder已经支持该类型接口的配置和互连生成。还有论坛上声称,Altera最新的DSP IP core都采用这种接口了。 riple 
    3. 辨析:Stream(流控)的概念在Avalon-MM接口的早期版本中就已经提到了。在2006.11之后的Avalon-MM接口文档中,相应的说法变成了Flow Control(流控),Stream(流模式)的说法留给了Avalon-ST接口文档。Avalon-ST接口不是从Avalon-MM接口的流控形式派生出来的,与Avalon-MM接口没有继承关系,这是容易混淆的一个概念。Avalon-MM接口中仍然有流控形式的信号。 riple 
    Avalon-ST接口虽然采用SOPC Builder连接,但是从本质上已经不同于Avalon-MM接口。它是一种非总线形式的连接,给设备之间提供了总线之外的点对点专用连接。这一接口更像是Atlantic接口。我在2003年评估Altera的一款FFT内核时用到过Atlantic接口,现在这些DSP内核都向Avalon-ST接口迁移了。 riple


    单独采用Avalon-MM接口可以构建一个隐式地包含控制通路和数据通路的完整的SOPC系统;但是采用Avalon-MM接口结合Avalon-ST接口构建系统,可以更充分地体现控制通路(Avalon-MM)和数据通路(Avalon-ST)分离的设计原则,可以充分发挥两类接口的优势。 riple


    这是Altera SOPC概念上的一大进步。 riple


    一图胜千言 riple


           点击看大图   


    背景资料: riple


    Avalon Memory-Mapped Interface Specification (PDF)  riple


    Avalon Streaming Interface Specification (PDF)  riple


    Quartus II Handbook Volume 4: SOPC Builder (ver 7.1, May 2007, 2,145 KB) riple


    Atlantic Interface riple


    FFT MegaCore Function riple


    Differences between Atlantic and Avalon Streaming Protocols riple

文章评论5条评论)

登录后参与讨论

用户1335880 2008-6-26 09:16

我是一个刚刚进入企业进行FPGA开发的人,每每遇到问题,都喜好跑到你的博客,吸收一些精华。希望riple大哥再接再厉,拿出更多更好的博文。

用户1109524 2007-9-25 10:50

一碰到技术问题总先到你的网站上来看看,总能找到答案,riple是走到前面的人。

用户44958 2007-9-21 11:54

以前用SST564的时候,EasyIAP有个password菜单,现在没有了,如何设置密码?难道非要用编程器才能加密吗?

用户44958 2007-9-21 11:51

如何加密?

ash_riple_768180695 2007-6-23 22:52

我查了一下Altera的网站,得到这样的信息:从Quartus6.0开始,不再支持SDK的生成。相关的信息可以到我建立的小组中讨论,我发了一个贴,给出了相关的信息链接。

ash_riple_768180695 2007-6-22 22:12

对不起,我对Nios的软件很不熟悉。我更感兴趣的是SOPC Builder 的硬件部分。

我试着用7.1生成了一下,没有得到SDK,生成报告中有“skip legacy sdk generation”的信息。也没有在工具栏中找到有关的选项。

我用4.0作了一下,得到了一个内容很完备的SDK目录,生成速度也快得多。

看来7.1是不再支持SDK生成了。相关问题你可以到www.niosforum.com 上问一下,他们“只谈Nios软件”。

用户1109524 2007-6-22 14:53

hi,riple:

有一问题想请教:

我已经打包一个sdr-sdram controller,

它的寄存器映射头文件是不是自动生成?文档里面没说自动生成,可我总觉得应该是自动生成的。

如果是手工编写,应该怎么实现?

用户65762 2006-10-25 14:13

不错阿,能否把后面的部分补齐,谢了。

用户1053025 2006-10-13 11:24

深蓝,你做的图片比我的好多了。向你学习!
相关推荐阅读
ash_riple_768180695 2015-12-18 11:06
学习示例程序:FPGA快速系统原型设计--敏捷实践
        学习与开发板配套的示例程序,是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程,可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是:示...
ash_riple_768180695 2015-11-03 16:46
开发板选取:FPGA快速系统原型设计--敏捷实践
    既然是“实践”,就不能只谈编码和仿真,必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡,需要运行在一块具备PCIe接口和10/100/10...
ash_riple_768180695 2015-10-22 12:41
开篇:FPGA快速系统原型设计--敏捷实践
    虽然借用了 “系统原型开发”的标题,本系列文章将围绕FPGA IP级别的开发这个主题展开,如果可能的话,将扩展至FPGA System级别的开发。     先上一篇PPT:RSPwFP...
ash_riple_768180695 2013-08-26 10:21
学习SystemVerilog(二)——学习它的理由
    学习SystemVerilog的理由也很多,我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中,总...
ash_riple_768180695 2013-08-26 10:19
学习SystemVerilog(一)——不学习它的理由
    想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习,怎奈内容众多,找不出入手点和重点,只能望而却步。虽然手头有三本SystemVerilog...
ash_riple_768180695 2011-06-26 23:20
Hardware-Assisted IEEE1588 Implementation Analysis
06/18/11 11:00:05 PM         最近一段时间在研究IEEE1588-2008精确时间同步协议(PTP)。该协议可以在软件中实现,如果需要提高时间同步...
我要评论
5
5
关闭 站长推荐上一条 /2 下一条