原创 Avalon-MM设备Wrapper示例

 2007-6-17 10:38  5075 7 6 分类: FPGA/CPLD

附件是具备Avalon-MM基本接口信号的主从设备的Wrapper文件。 riple

这两个文件的接口信号采用了可以被Component Editor自动识别的命名方式命名。 riple

可以先把这两个Wrapper文件添加到SOPC Builder的设备库中，然后在Wrapper文件中例化自定义的逻辑，并把自定义逻辑的端口信号映射到Avalon-MM接口信号上。 riple

基本主设备： riple

基本从设备： riple

文章评论（1条评论）

登录后参与讨论

您好，您说可以单独采用Avalon-MM接口构建一个隐式地包含控制通路和数据通路的完整的SOPC系统，我对这个很感兴趣，你能给我一个例子吗？

查看更多评论

相关推荐阅读

ash_riple_768180695 2015-12-18 11:06: 学习示例程序：FPGA快速系统原型设计--敏捷实践; 学习与开发板配套的示例程序，是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程，可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是：示...

ash_riple_768180695 2015-11-03 16:46: 开发板选取：FPGA快速系统原型设计--敏捷实践; 既然是“实践”，就不能只谈编码和仿真，必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡，需要运行在一块具备PCIe接口和10/100/10...

ash_riple_768180695 2015-10-22 12:41: 开篇：FPGA快速系统原型设计--敏捷实践; 虽然借用了 “系统原型开发”的标题，本系列文章将围绕FPGA IP级别的开发这个主题展开，如果可能的话，将扩展至FPGA System级别的开发。先上一篇PPT:RSPwFP...

ash_riple_768180695 2013-08-26 10:21: 学习SystemVerilog（二）——学习它的理由; 学习SystemVerilog的理由也很多，我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中，总...

ash_riple_768180695 2013-08-26 10:19: 学习SystemVerilog（一）——不学习它的理由; 想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习，怎奈内容众多，找不出入手点和重点，只能望而却步。虽然手头有三本SystemVerilog...

ash_riple_768180695 2011-06-26 23:20: Hardware-Assisted IEEE1588 Implementation Analysis; 06/18/11 11:00:05 PM 最近一段时间在研究IEEE1588-2008精确时间同步协议（PTP）。该协议可以在软件中实现，如果需要提高时间同步...

我要评论

 1