原创 加快SignalTAP II编译过程的小技巧

2008-1-2 10:36 5750 4 4 分类: FPGA/CPLD

    使用Start Analysis & Elaboration代替Start Analysis & Synthesis可以显著缩短编译时间,对于添加节点来说,效果是相同的。原理如下: riple


Go to the Processing menu, point to Start and select Start Analysis & Elaboration to compile the design.
Before you can connect the ELA to signals in your design, you must first compile the design to build the node database. For this step, you do not need to fit the design completely. The Start Analysis & Elaboration command builds the node database, but stops before the fitting step.


    可以简单的认为:Start Analysis & Synthesis = Start Analysis & Elaboration + Mapping。Start Analysis & Elaboration可以建立未经过器件结构映射的设计数据库,而Start Analysis & Synthesis建立的是经过器件结构映射和优化的设计数据库。 riple


    同样,如果只需要观察一个设计的层次关系图,也可以使用这种方法加快速度。 riple


    同样,如果只需要观察一个设计的RTL视图,不需要观察Technology Map视图,也可以使用这种方法加快速度。 riple


 


背景资料:Using SignalTap II Embedded Logic Analyzers in SOPC Builder Systems riple

文章评论0条评论)

登录后参与讨论
我要评论
0
4
关闭 站长推荐上一条 /2 下一条