原创 使用SignalTAP II必须要关闭的编译选项

2008-1-2 10:21 7361 6 8 分类: FPGA/CPLD

    以前遇到过几次类似问题,只知道关闭一下就可以通过,但是没搞清原理。在Altera的一篇文档里找到了答案: riple


In the Settings dialog box, under the Compilation Process Settings section, select Incremental Compilation. Set the Incremental Compilation option to Off.
By turning off the Incremental Compilation option, pre-synthesis signals can be added to the SignalTap II ELA in the later sections. Pre-synthesis signals exist after design elaboration, but before any synthesis optimizations are done. This set of signals should reflect your register transfer level (RTL) signals.


 


背景资料:Using SignalTap II Embedded Logic Analyzers in SOPC Builder Systems riple

文章评论2条评论)

登录后参与讨论

ash_riple_768180695 2008-1-13 19:22

恩,这一问题还是很复杂的,主要我们是对增量编译的原理认识还不清晰。大家有了发现就发到小组里吧。

用户128735 2008-1-12 09:50

你说的“遇到过几次类似问题”是不是指出现can't find the instance的错误?

我以前遇到这个问题的时候总是怀疑incremental compilation这种据说可以提高效率的编译方式必然存在一些瑕疵,比如会将我要观察的节点弄丢了,而我的stp文件中又指名要观察这个节点,所以烧下去会提示找不到。我还是觉得off掉是最好的方式,虽然编译时间会延长很多。

碰到这种问题我一般都是用一个土办法:就是把设计文件的编译选项中的incremental compilation设为off,编译一遍,然后再新建stp文件,这时的stp文件是默认将其自身的incremental compilation设为off的,然后添加节点(这时默认让我们添加的节点都是pre-synthesis ),再编译就OK了。依我的经验看成功率还是很高的,把这个写在这也算是希望能对过往的搜到这个帖子的人提供点线索吧,仅仅按楼主说的如果还不行的话可以试试我说的这个。

不过看了楼主的帖子我在考虑优化这个步骤的方案:

将第一次编译改为Start Analysis & Elaboration,因为这一步只是为了建立节点数据库。

相关推荐阅读
ash_riple_768180695 2015-12-18 11:06
学习示例程序:FPGA快速系统原型设计--敏捷实践
        学习与开发板配套的示例程序,是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程,可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是:示...
ash_riple_768180695 2015-11-03 16:46
开发板选取:FPGA快速系统原型设计--敏捷实践
    既然是“实践”,就不能只谈编码和仿真,必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡,需要运行在一块具备PCIe接口和10/100/10...
ash_riple_768180695 2015-10-22 12:41
开篇:FPGA快速系统原型设计--敏捷实践
    虽然借用了 “系统原型开发”的标题,本系列文章将围绕FPGA IP级别的开发这个主题展开,如果可能的话,将扩展至FPGA System级别的开发。     先上一篇PPT:RSPwFP...
ash_riple_768180695 2013-08-26 10:21
学习SystemVerilog(二)——学习它的理由
    学习SystemVerilog的理由也很多,我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中,总...
ash_riple_768180695 2013-08-26 10:19
学习SystemVerilog(一)——不学习它的理由
    想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习,怎奈内容众多,找不出入手点和重点,只能望而却步。虽然手头有三本SystemVerilog...
ash_riple_768180695 2011-06-26 23:20
Hardware-Assisted IEEE1588 Implementation Analysis
06/18/11 11:00:05 PM         最近一段时间在研究IEEE1588-2008精确时间同步协议(PTP)。该协议可以在软件中实现,如果需要提高时间同步...
我要评论
2
6
关闭 站长推荐上一条 /2 下一条