原创 版本控制工具的使用原则

2008-6-7 08:38 5180 16 3 分类: 工程师职场

        在工程中心的时候, riple 3年来基本上是一个人在开发,对版本控制工具的使用总结了下面三个原则: riple


单人使用版本控制工具的三个原则: riple


1. 上传的文件都是原创的(不能包含公用文件),都是源文件(不能包含任何中间文件)。 riple


2. 上传的文件在任何一个人的PC上都能直接正确运行,不需要做任何修改。 riple


3. 本地的文件随时可以被破坏掉,随时可以通过上传的文件恢复因本地文件损坏而中断的工作。 riple


        现在的单位,多人一起开发,上面的原则虽然适用,可是不能解决所有的问题了。如何在团队开发的情况下,用好版本控制工具,提高生产率,对我来说是个新课题。 riple


团队使用版本控制工具的原则: riple


1. 在版本控制服务器上只有唯一的一组源文件,用于编译、仿真、发布。 riple


2. 用tag号而不是版本号进行所有源文件的检出。 riple
(未完待续)

文章评论1条评论)

登录后参与讨论

MarkFan 2021-7-12 12:18

不错不错不错
相关推荐阅读
ash_riple_768180695 2015-12-18 11:06
学习示例程序:FPGA快速系统原型设计--敏捷实践
        学习与开发板配套的示例程序,是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程,可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是:示...
ash_riple_768180695 2015-11-03 16:46
开发板选取:FPGA快速系统原型设计--敏捷实践
    既然是“实践”,就不能只谈编码和仿真,必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡,需要运行在一块具备PCIe接口和10/100/10...
ash_riple_768180695 2015-10-22 12:41
开篇:FPGA快速系统原型设计--敏捷实践
    虽然借用了 “系统原型开发”的标题,本系列文章将围绕FPGA IP级别的开发这个主题展开,如果可能的话,将扩展至FPGA System级别的开发。     先上一篇PPT:RSPwFP...
ash_riple_768180695 2013-08-26 10:21
学习SystemVerilog(二)——学习它的理由
    学习SystemVerilog的理由也很多,我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中,总...
ash_riple_768180695 2013-08-26 10:19
学习SystemVerilog(一)——不学习它的理由
    想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习,怎奈内容众多,找不出入手点和重点,只能望而却步。虽然手头有三本SystemVerilog...
ash_riple_768180695 2011-06-26 23:20
Hardware-Assisted IEEE1588 Implementation Analysis
06/18/11 11:00:05 PM         最近一段时间在研究IEEE1588-2008精确时间同步协议(PTP)。该协议可以在软件中实现,如果需要提高时间同步...
我要评论
1
16
关闭 站长推荐上一条 /2 下一条