原创 Synplify综合获得的网表可否用于TimeQuest进行约束

    下面这幅图应该很能说明问题。 riple

    再结合这篇文章TimeQuest就一定要搞定——时序约束和分析流程和下面这幅图分析一下。 riple

    由这些信息看来，Synplify的综合流程与TimeQuest的时序约束和分析流程没有交叉点，无需任何处理就可以集成到一个开发流程中。 riple

    有些项目不采用Synplify的原因推测如下： riple

1. Quartus II的综合能力已经足够了，无需第三方工具，这一点与Xilinx和Lattice的工具是有区别的。甚至存在Synplify综合能力弱于Quartus II的情况。 riple

2. Synplify虽然可以进行时序约束，但是存在约束不到位，分析不准确的问题。这一点是Synplify作为一个综合工具存在的本质问题，这也是Synplify引入“物理综合”等技术的原因。但是“物理综合”也不能彻底解决“综合不同于物理实现”这一本质问题。归根结底，只有器件厂商能够解决物理问题。这样一来，在采用Synplify的流程中，需要设计者熟悉两种工具的工作原理，编写两套时序约束文件。在Quartus II使用者看来，与其这样，还不如撇开Synplify，直接采用Quartus II和TimeQuest来的方便准确。 riple

相关链接：

Timing Constraints Generation Technology

Preserving The Intent Of Timing Constraints

Meeting Timing and Reducing Area with the Synplify Pro Tool

Preserve Timing Gains in Incremental Design

The Impact of Timing Exceptions on FPGA Performance