原创 使用SingalTap II的波形导出功能

2008-6-9 13:48 7897 8 9 分类: FPGA/CPLD
Create SignalTap II List File Command (File Menu)

Creates a file containing a list of acquired SignalTap II data.


You access this command by pointing to Create/Update on the File menu, and then clicking Create SignalTap II List File. This command is available only when the SignalTap II Logic Analyzer window is open.


    利用这一工具,可以导出SignalTap II捕获的波形到文本文件。进而可以引入到仿真工具中,作为测试激励,在仿真过程中观察系统在真实环境中的行为。 riple


    由这一方法获得的测试激励,可以弥补手工编写的测试向量与真实环境的差异,可以使仿真更接近真实情况。 riple


    把SignalTap II与仿真工具结合起来,可以利用仿真环境调试真实环境下发生的bug,比在SingalTap II中反复编译、下载方便了许多。 riple


 


相关链接:FPGA设计开发中应用仿真技术解决故障的方法

文章评论1条评论)

登录后参与讨论

用户834612 2010-4-8 11:31

刚好用到,谢谢!
相关推荐阅读
ash_riple_768180695 2015-12-18 11:06
学习示例程序:FPGA快速系统原型设计--敏捷实践
        学习与开发板配套的示例程序,是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程,可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是:示...
ash_riple_768180695 2015-11-03 16:46
开发板选取:FPGA快速系统原型设计--敏捷实践
    既然是“实践”,就不能只谈编码和仿真,必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡,需要运行在一块具备PCIe接口和10/100/10...
ash_riple_768180695 2015-10-22 12:41
开篇:FPGA快速系统原型设计--敏捷实践
    虽然借用了 “系统原型开发”的标题,本系列文章将围绕FPGA IP级别的开发这个主题展开,如果可能的话,将扩展至FPGA System级别的开发。     先上一篇PPT:RSPwFP...
ash_riple_768180695 2013-08-26 10:21
学习SystemVerilog(二)——学习它的理由
    学习SystemVerilog的理由也很多,我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中,总...
ash_riple_768180695 2013-08-26 10:19
学习SystemVerilog(一)——不学习它的理由
    想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习,怎奈内容众多,找不出入手点和重点,只能望而却步。虽然手头有三本SystemVerilog...
ash_riple_768180695 2011-06-26 23:20
Hardware-Assisted IEEE1588 Implementation Analysis
06/18/11 11:00:05 PM         最近一段时间在研究IEEE1588-2008精确时间同步协议(PTP)。该协议可以在软件中实现,如果需要提高时间同步...
我要评论
1
8
关闭 站长推荐上一条 /2 下一条