原创 学习Tcl(七)——qSlave和qMaster

2008-10-1 23:22 4231 2 4 分类: FPGA/CPLD

qSlave其实是Server,而qMaster是Client。这是Quartus II自带的简单分布式编译工具中的两个Tcl软件包:::quartus::qMaster 和 ::quartus::qSlave。


这组Tcl软件包主要在Quartus II的DSE中应用,可以通过DSE的GUI界面向多个服务器分发编译任务,并收集编译结果。通过构建简单的分布式编译环境,可以有效地缩短DSE探索设计空间的时间。


 


qSlave在编译服务器上启动一个监听进程,执行客户机的请求。可以通过quartus_sh --qslave在命令行启动,也可以通过在Tcl脚本里调用qSlaveObj命令启动。


qMaster在客户机上启动,向服务器发送编译文件和编译命令,并向服务器请求编译结果。可以在客户机上通过DSE启动,也可以通过在Tcl脚本里调用qMasterObj命令启动。


 


在Quartus II中,这两个Tcl软件包主要用于DSE。我们可以编写Tcl脚本,利用这组软件包提供的命令实现定制的分布式编译工具。


 


相关链接:


DSE—Design Space Explorer,FPGA后端设计自动化


采用JobSpy控制Modelsim批处理仿真

文章评论2条评论)

登录后参与讨论

ash_riple_768180695 2009-8-20 08:31

没有好办法。其实quartus_sh -s本身就是Tcl shell。只不过比比标准的Tcl shell多加载了一些Quartus专用的命令包而已。我曾经尝试过在Tcl shell里加载Quartus命令包,没有成功。

coyoo 2009-8-18 12:25

请教博主一个问题:在TCL/TK script里如何调用QII的command shell如quartus_stp、quartus_sh等?! 谢谢!
相关推荐阅读
ash_riple_768180695 2015-12-18 11:06
学习示例程序:FPGA快速系统原型设计--敏捷实践
        学习与开发板配套的示例程序,是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程,可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是:示...
ash_riple_768180695 2015-11-03 16:46
开发板选取:FPGA快速系统原型设计--敏捷实践
    既然是“实践”,就不能只谈编码和仿真,必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡,需要运行在一块具备PCIe接口和10/100/10...
ash_riple_768180695 2015-10-22 12:41
开篇:FPGA快速系统原型设计--敏捷实践
    虽然借用了 “系统原型开发”的标题,本系列文章将围绕FPGA IP级别的开发这个主题展开,如果可能的话,将扩展至FPGA System级别的开发。     先上一篇PPT:RSPwFP...
ash_riple_768180695 2013-08-26 10:21
学习SystemVerilog(二)——学习它的理由
    学习SystemVerilog的理由也很多,我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中,总...
ash_riple_768180695 2013-08-26 10:19
学习SystemVerilog(一)——不学习它的理由
    想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习,怎奈内容众多,找不出入手点和重点,只能望而却步。虽然手头有三本SystemVerilog...
ash_riple_768180695 2011-06-26 23:20
Hardware-Assisted IEEE1588 Implementation Analysis
06/18/11 11:00:05 PM         最近一段时间在研究IEEE1588-2008精确时间同步协议(PTP)。该协议可以在软件中实现,如果需要提高时间同步...
我要评论
2
2
关闭 站长推荐上一条 /2 下一条