原创 海外捉虫记—向别人学习,永远不嫌自己太老

2008-10-22 06:14 3113 5 6 分类: FPGA/CPLD

几年、十几年后,我也会成为经验丰富的工程师。到那个时候,我会不会不愿意听取比自己更年轻的工程师的建议呢?到那个时候,我在某一个领域积累了很多经验,我会不会认为自己在这一领域无所不知,从而忽视和别人的交流呢?


每个人都有自己的长项和短项。要进步,必要虚心。要虚心,光看到自己的短项不够,还要在自己擅长之处看到别人的长处,听取他人的意见。


人是免不了骄傲的,所以要时常要提醒自己。

文章评论1条评论)

登录后参与讨论

用户1290921 2009-2-25 20:26

这是写给未来的自己看的,呵呵. 提醒一下未来的自己,不要做个顽固的老古董.

roumao_411466022 2008-1-3 10:33

英文版的就在keil自带的帮助里边。

用户392876 2007-10-20 22:33

?
相关推荐阅读
ash_riple_768180695 2015-12-18 11:06
学习示例程序:FPGA快速系统原型设计--敏捷实践
        学习与开发板配套的示例程序,是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程,可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是:示...
ash_riple_768180695 2015-11-03 16:46
开发板选取:FPGA快速系统原型设计--敏捷实践
    既然是“实践”,就不能只谈编码和仿真,必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡,需要运行在一块具备PCIe接口和10/100/10...
ash_riple_768180695 2015-10-22 12:41
开篇:FPGA快速系统原型设计--敏捷实践
    虽然借用了 “系统原型开发”的标题,本系列文章将围绕FPGA IP级别的开发这个主题展开,如果可能的话,将扩展至FPGA System级别的开发。     先上一篇PPT:RSPwFP...
ash_riple_768180695 2013-08-26 10:21
学习SystemVerilog(二)——学习它的理由
    学习SystemVerilog的理由也很多,我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中,总...
ash_riple_768180695 2013-08-26 10:19
学习SystemVerilog(一)——不学习它的理由
    想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习,怎奈内容众多,找不出入手点和重点,只能望而却步。虽然手头有三本SystemVerilog...
ash_riple_768180695 2011-06-26 23:20
Hardware-Assisted IEEE1588 Implementation Analysis
06/18/11 11:00:05 PM         最近一段时间在研究IEEE1588-2008精确时间同步协议(PTP)。该协议可以在软件中实现,如果需要提高时间同步...
我要评论
1
5
关闭 站长推荐上一条 /2 下一条