进入到集成测试阶段，硬件版本更新很快，每一个bug fix都需要发布一个新的版本。我们不能等到多个bug解决后才发布版本，这样软件工程师就要停工了。
为了和软件工程师协调一致，确认问题的所在，需要在硬件中加入版本追踪信息。
在硬件寄存器中加入版本追踪信息并不难。难的是如何自动化这一过程，如果手工管理多个工程的编译并手工更新版本追踪信息，不但费时费力，还很容易出错。
对于这种工作，自动化工具是必不可少的。
- 上一篇： 海外捉虫记—什么时候做得少，说得多
- 下一篇： 海外捉虫记—别急于点头
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
ash_riple_768180695 2015-12-18 11:06
- 学习示例程序：FPGA快速系统原型设计--敏捷实践
- 学习与开发板配套的示例程序，是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程，可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是：示...
-
- 开发板选取：FPGA快速系统原型设计--敏捷实践
- 既然是“实践”，就不能只谈编码和仿真，必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡，需要运行在一块具备PCIe接口和10/100/10...
-
- 开篇：FPGA快速系统原型设计--敏捷实践
- 虽然借用了 “系统原型开发”的标题，本系列文章将围绕FPGA IP级别的开发这个主题展开，如果可能的话，将扩展至FPGA System级别的开发。 先上一篇PPT:RSPwFP...
-
- 学习SystemVerilog（二）——学习它的理由
- 学习SystemVerilog的理由也很多，我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中，总...
-
- 学习SystemVerilog（一）——不学习它的理由
- 想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习，怎奈内容众多，找不出入手点和重点，只能望而却步。虽然手头有三本SystemVerilog...
-
- Hardware-Assisted IEEE1588 Implementation Analysis
- 06/18/11 11:00:05 PM 最近一段时间在研究IEEE1588-2008精确时间同步协议（PTP）。该协议可以在软件中实现，如果需要提高时间同步...
EE直播间
更多
-
精密半导体参数测试解决方案 直播时间： 01月08日 10:00 -
第三代功率半导体器件测试解决方案 直播时间： 03月06日 10:00
关闭
站长推荐
/3 
/3
-
返回顶部
-
用户771029 2008-10-31 23:37