原创 关于FIFO的几个问题——写作计划

十分有用，谢啦！

老朋友又回来了！我现在也忙，这些计划都要等等了。

非常有价值的话题，而且是绕不开的话题。 可以先从同步FIFO说起，目前很多文章只介绍异步FIFO了。 基于字节的FIFO要用。存储转发时基于报文的过滤报文FIFO也要用。 安全读空。如果解决多读一次的问题。 异步包FIFO地址跳变如何解决。 包FIFO时如何知道包结束。如何在始终加扰时能够自恢复。 期待你的系统论述，有时间可以多交流交流:) 能够自己搞懂，而且能够表述清楚，riple确实很难得~~~

riple 你好！我们遇见一个很怪异的问题，网上看见你的文章，特此请教一下！ 我们做了两块PCI卡，用FPGA做的，通过FPGA里面实现ATA协议，使得两块卡之间互相通信， 两块卡之间用IDE线连接，分别插在两个主机上，现在的现象有时会出现启动卡找不到，重 启也找不到，但是重新插拔一下就好了！百思不得其解，快郁闷死了！ 另外，传输时，不知道传多久，可能很长时间，也可能很短，卡会突然挂掉！但又没法按照 某固定方式复现现象，现在是能干傻在这里。。。。 我的邮箱 wugan@vip.sina.com 能否方便邮件联系? 万分感谢！！

大家一样，我也没有什么捷径，也不一定对Quartus的认识太深入到哪里去。我们只能尽力提高自己学习知识的效率。从把手上的工作做好、做透，从工作中学习和掌握知识。这样既做好了工作，又学到了知识，一箭双雕。EDNChina上有很多这样的网友，都是从自己的工作中一步步深入学习某项知识的，比如ilove314特权同学。从大家的博客里可以看出，每个人都没有捷径，大家都是在刻苦钻研，遇到问题解决问题而不是绕开问题。以前做两、三遍才找到的问题、看到的文档，我们现在争取一遍就弄通，这样学习效率就提高了。这也可以说是某种捷径吧。 ++++++++++++++++++++++++++++++++++++++++++ nod 还有个很好的途径就是多交流 有时不同的理解方式和角度也会增强对问题的理解的 当然自己钻研是最重要的了~

期待中~ 这几天我也在使用FIFO,调用megacore生成的DCFIFO在使用时就出现了读空信号相对于读时钟有两个时钟周期的延迟，刚开始时不清楚就只是发现FIFO中有两个数据还没有读出来就给我提示空信号，导致状态机跳入异常状态。后来查了应用笔记和FIFO使用指南才知道了。现在只是知道了这一点，还有很多的问题不清楚。riple是个高手，从你的文章中可以学到很多的知识，期待你的文章！

希望下文，多来些资料。

版主啊，你这个头开的太大，千万不要底气不足啊

像大家一样，我也没有什么捷径，也不一定对Quartus的认识太深入到哪里去。我们只能尽力提高自己学习知识的效率。从把手上的工作做好、做透，从工作中学习和掌握知识。这样既做好了工作，又学到了知识，一箭双雕。EDNChina上有很多这样的网友，都是从自己的工作中一步步深入学习某项知识的，比如ilove314特权同学。从大家的博客里可以看出，每个人都没有捷径，大家都是在刻苦钻研，遇到问题解决问题而不是绕开问题。以前做两、三遍才找到的问题、看到的文档，我们现在争取一遍就弄通，这样学习效率就提高了。这也可以说是某种捷径吧。

riple 你好，一个偶然的Google搜索有幸看到了你的文章，写的很好，我很配服，于是常常关注你的博客为自己冲电，但是后来觉得这样我学的太慢，所以想请教你为什么会对QuartuesII(当然其它方面也一样，只是我只关注了你的这方面)有如此深刻的见解？谢谢！