原创 xapp859

2014-12-18 18:32 1084 7 8 分类: FPGA/CPLD

xilinx xapp859介绍

文章评论1条评论)

登录后参与讨论

用户706573 2014-12-23 16:40

正在找这个东西,非常好! 正在找这个东西,非常好! 正在找这个东西,非常好!

相关推荐阅读
用户1664191 2015-08-28 17:02
setup time hold time
时钟周期为T,触发器D1的时钟沿到来到触发器Q变化的时间Tco(CLK--Q)最大为T1max,最小为T1min,逻辑组合电路的延迟时间最大为T2max,最小为T2min,问触发器D2的建立时间和...
用户1664191 2015-08-27 18:51
PCIE 布线规则
1、从金手指边缘到PCIE芯片管脚的走线长度应限制在4英寸(约100MM)以内。 2、PCIE的PERP/N,PETP/N,PECKP/N是三个差分对线,注意保护(差分对之间的距离、差分对和所有...
用户1664191 2015-08-17 11:13
7系列FPGA管脚说明
Zynq7000系列之Zynq7000系列引脚功能综述 很多人做了很久的FPGA,知道怎么去给信号分配引脚,却对这些引脚的功能及其资源限制知之甚少;在第一章里对Zynq7000系列的系统框架进...
用户1664191 2015-08-11 23:21
转载的ZYNQ学习资料
我等电子爱好者拿到一块开发板当然首先就是让他输出HELLO,WORLD的啦。ZYNQ作为XILINX推出的最新的ALL PROGRAMME平台自然也无法逃离此等“厄运”。 让ZYNQ输出"HE...
用户1664191 2015-06-29 22:12
SPARTAN6 HSWAPEN管脚的配置
当是低电平时,在配置之前将所有IO上拉,当为高电平或悬空时,在配置之前将所有管脚置为悬空状态。做的两块板卡,均是置为悬空状态。...
用户1664191 2015-03-27 10:54
ddr3布线
多年前,无线时代(Beamsky)发布了一篇文章关于DDR布线指导的一篇文章,当时在网络上很受欢迎,有很多同行参与了转载。如今看来,那篇文章写得不够好,逻辑性不强,可操作性也不强。在近几年的硬件产...
我要评论
1
7
关闭 站长推荐上一条 /2 下一条