原创 Tsu,Tco,Th,Tpd的概念

2008-10-15 16:31 3795 5 7 分类: FPGA/CPLD
tsu : setup time,
定义输入数据讯号在 clock edge 多久前就需稳定提供的最大须求;以 正缘触发(positive edge trigger)的D flip-flop 来举例就是 D 要比 CLK 提前 tsu 时间以前就要准备好,此 flip-flop 就能于某特定之频率下正常工作.

th : hold time,
定义输入数据讯号在 clock edge 后多久内仍需稳定提供的最大须求;以 正缘触发(positive edge trigger)的D flip-flop 来举例就是 D 要在 CLK 正缘触发  th  时间内仍要提供稳定之数据,此 flip-flop 就能于某特定之频率下正常工作.


tco : clock output delay,
定义由 clock latch/trigger 到输出数据有效之最大延迟时间 ;以正缘触发(positive edge trigger)的D flip-flop 来举例就是Q 要在 CLK 正缘触发后至多  tco  时间就会稳定输出.


tpd : propagation delay,
定义由输入脚到输出脚最大延迟时间,一般定义予 combination logic circuit 较适合.

PARTNER CONTENT

文章评论2条评论)

登录后参与讨论

ilove314_323192455 2008-10-17 20:56

同意LS

用户1361860 2008-10-16 21:39

不错,解释的很清楚
相关推荐阅读
用户167589 2009-10-12 11:47
静态时序分析技术提高ASIC时序性能
静态时序分析技术提高ASIC时序性能  类别:技术文章来源:未知作者:Dean Bronnenberg关键字:时序加入日期:2002-3-6今天阅读:2总共阅读:2677 〖文章转载或出处〗≡中国电子...
用户167589 2009-10-10 16:55
cache的相关知识
[精华] cache的相关知识http://www.chinaunix.net 作者:ohwww  发表于:2005-12-14 11:55:26【发表评论】【查看原文】【服务器及硬件技术讨论区】【关...
用户167589 2009-10-09 10:07
FPGA跨时钟处理小结[转]
最近逛各个论坛加上以前学习FPGA和数字电路设计的书,跨时钟处理大概有以下三种,第一种是用来处理一位数据或信号的跨时钟处理,用D触发器而不用组合电路延时的方法;第二种是总线握手方式,即当信号从A电路传...
用户167589 2009-07-09 17:46
特许.35流片总结
      辛苦了1个多月,终于把后端做通了,但是还存在很多问题,这次由于时间原因,只能很不严谨的直接拿去流片,甚至LVS都没有来得及做完,没办法,经验太少了。     首先,特许0.35工艺的库实在...
用户167589 2009-07-07 22:48
LVS实例
熟悉netlist 文件例:*******MUX2 NETLIST *********.BIPOLAR*.RESI=1K.INCLUDE ./inv.cir.PARAM.GLOBAL VSS:G VD...
用户167589 2009-07-07 22:08
Calibre经典教程和看LVS的错误报告的方法
Calibre经典教程和看LVS的错误报告的方法看calibre lvs 错误报告的方法1. Report开头部分的Warning和Error信息(因为出现Warning和Error的情况很多,这里主...
EE直播间
更多
我要评论
2
5
关闭 站长推荐上一条 /3 下一条