原创 NC-verilog 常用命令使用详解

作者：5life

#A s E*O0S4D }+kDICDER     工作状态：建立仿真环境数
字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖
率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验
证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL g M q P [/U        t8~

数字,集成电
路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖
率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验
证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL N g!p0BW f#v z(\%Y

    我们知道，由于NC-Verilog使用了Native Compile Code 的技术来加强电路模拟的效率，因此在进行模拟时必须经过
compile(ncvlog 命令）以及elaborate(ncelab命令）的步骤。编译之后，针对每一个HDL设计单元会产生中间表达。接着
elaborate命令会建立整个电路的结构，产生可以用来模拟的资料。最后使用ncsim命令来进行模拟。

9u F l O,S4n n$Bbbs.dicder.com

'g X&`2o W.U a U2pDICDER   三命令模式

        @+_6y B#C3w#d j5y }        l

c C.u!x N"IDICDER       命令如下：

/e d%^ D"E*{ G

GDigital IC Designer's forum       ncvlog -f run.fDigital IC Designer's forum c2z)J7@ P4`

      ncelab tb -access wrc

{ Y"Z h X e't,DDICDER       ncsim tb -gui

h/k        { V p*p1d数字,集成电
路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖
率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验
证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL第一个命令中，run.f是整个的RTL代码的列表，值得注意的是，我们需要把tb文件放在首位，这样可以避免出现提示timescale的错误。

i R ? f        C:p7JDigital IC Designer's forum

X

}5dz*@ {Nbbs.dicder.com第二个命令中，access选项是确定读取文件的权限。其中的tb是你的tb文件内的模块名字。

S s v [ f$cbbs.dicder.comDigital IC Designer's forum Q0V        | R F

第三个命令中，gui选项是加上图形界面%{ z u%[ { v,\ s y



0z s"i _:Y6o#wDICDER值得注意的是，在这种模式下仿真，是用“ - ”的。而下边要说的ncverilog是采用“ + ”的。

y9t C E%P e&m数
字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖
率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验
证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL K#T X;c6r c B$\ p ~

    单命令模式

~1C P/o B-Z5O$~ `)V数字,集成电
路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖
率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验
证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLLDigital IC Designer's forum k W H n a q K

     ncverilog +access+wrc rtl +guiDigital IC Designer's forum ?+M:}8l,K ^ b7r p

     在这里，各参数与三命令模式相同。注意“ + ”。&L*F j o

K ` d:J



H,U/N%[ i gDICDER       在本文里将详细讲述ncverilog 的各种常用的参数，对于三命令模式，请读者自己查看资料。

|+B)h#x U&e x q d

rDICDER      +cdslib+...                设定你所仿真的库所在数
字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖
率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验
证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL(C N ~:g4H F



#b O J [ \bbs.dicder.com      +define+macro ...      预编译宏的设定bbs.dicder.com;v*F H A w7B S

Digital IC Designer's forum D6s6~ U C r"_%T L)T

     +errormax+整数         当错误大于设定时退出仿真

p d s { y*c

M \+oBbbs.dicder.com数
字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖
率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验
证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL4qt w3d A0u G!B'} w

     +incdir+path             设定include的路径

k0g5B k9g m4?3T C数字,集成电
路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖
率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验
证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL

|$M1V:[ e-r yDICDER      +linedebug                允许在代码中设定line breakpoint

U(O Q {)U |DICDER数
字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖
率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验
证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL s:B/{1?(s:B V,B(N;}

     +log+logfile               输出到名为logfile的文件中

M2y

Y P i*|4t T%F数字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波
器,DSP,VCS,NC,coverage,覆盖率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验
证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL

J

[0Z9T { x+sDICDER      +status                     显示内存和CPU的使用情况



H ` H

L j7G;}0j:]Digital IC Designer's forum

5b U"l A2I5R q      +work                       工作库bbs.dicder.com1I*C g&wE!{ w t d!F



F-a3f K X t"A pDigital IC Designer's forum      +access+w/r/c           读取对象的权限,缺省为无读(-w)无写(-r)无连接(-c)

L,H)` F l z o5W&EDICDERbbs.dicder.com K.]$_.c ~ t U

     +gui                        显示图形交互界面

)N |8lg \数字,集成电路,IC,FAQ,Design compiler,数字信
号处理,滤波器,DSP,VCS,NC,coverage,覆盖
率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验
证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLLbbs.dicder.com m

T"k)U'Z#}0r,u

     +input script_file       输入脚本文件

6s J T C1^ H L CDICDERDICDERq _!l X ~7^%[        h4R1}-s

     +licqueque               如无licence等待licenceDICDER*|"?(x!d y7V



's8`5y ~:B:x V H"cDigital IC Designer's forum      +run                       如果在GUI交互界面下, 启动后将自动开始仿真

f%c ~%V(D UDICDER

;l D |

^ Q

y&lDigital IC Designer's forum      +loadpli1=...            动态加入PLI

/E"F

](d

B U(VDigital IC Designer's forum &O J;z,w7b6U

     +timescale               设定仿真单位和精度bbs.dicder.com B s        S

f%Y t



Y        E#|7d9? l+_6K `6h      +nocopyright           不显示版权信息