原创 时钟电路晶振与时钟IC芯片

2009-2-2 20:59 5333 7 8 分类: 消费电子
时钟电路晶振与时钟IC芯片

2007-02-09 21:17


主板时钟芯片电路提供给CPU,主板芯片组和各级总线(CPU总线,AGP总线,PCI总线,PCIE总线等)和主板各个接口部分基本工作频率,有了它,计算机才能在CPU控制下,按步就班,协调地完成各项功能工作: 1.晶振的工作原理: 主板时钟芯片即分频器的原始工作振荡频率,由石英晶体多谐振荡器的谐振频率来产生,晶振其实是一个频率产生器,他主要把传进去的电压转化为频率信号。提供给分频率一个基准的14.318MHZ的振荡频率,它是一个多谐振荡器的正回馈环电路,也就是说它把输入作为输出,把输出作为输入的回馈频率,象这样一个永无休止的循环自激过程。
   ⒉在主板上常见的时钟晶振:有14.318M(主时钟)与32.768HZ(南桥 旁边的时钟)
⒊时钟IC芯片简介:他主要起着放大频率和缩小频率的作用,他和晶振组合后才能在主板上起作用。我们把他称做为时钟发生器(晶振+时钟IC芯片)
     ⒋时钟发生器的工作原理:时钟我们可以把他定义为各个部件的总线频率速度,他起着分配给各个部件的频率使他们能够正常工作。当晶振通电后发出的频率送入时钟IC芯片,它的各脚会传出相对应的频率通个时钟IC芯片旁边的电阻(时钟IC芯片旁边左右两边一排的小电阻基本为220=22欧,330=33欧).而内存,与AGP这些高速的时钟是由北桥内部提供给它的,(注有些主板AGP时钟不是由北桥提供的)将频率信号分配到主板各个部件,如(PCI 33M,CPU 100M133M200M   I/O 48M和14M,南桥33M &14M北桥100M7&133M&200M 
时钟IC芯片
     上面讲到了时钟的产生,那他是如何工作的接下来我给大家讲解一下时钟IC芯片.时钟IC芯片的工作条件:
①.供电→他的供电基本上都经过个子较大的贴片电感进入时钟IC芯片(贴片电感时钟IC芯片附近就可以找到   因为他比其它帖片要胖一点)。时钟IC芯片早期的供电有2组到3组:2组供电为2.5V与3.3V 3组供电为2.5V与2.8V时钟IC芯片后期的供电有1组到2组:1组为+3.3V 2组为3.3V与2.5V
②PG信号是在启动时输出电压都稳定后再给电脑一个启动信号,让电脑正式启动,而在意外断电时也能及时地送出关机信号让电脑马上停止工作,对电脑的稳定和外设起了很大的保护作用。PG信号基本是通过时钟IC芯片旁边的阻值较大的电阻(10K、4.7K电阻)进入时钟IC芯片内部的(PG要高于1.5V)当供电与PG都正常后时钟IC芯片内部才能正常工作,和晶体一起产生振荡,在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在450---700欧之间。在它的两脚各有1V左右的电压,由分频器提供。他才能把14.318晶振送来的时钟频率放大或缩小后输给主板的各个部件.                   
时钟电路构架
     上面大家知道了它的各个主成部分后,再来看看它的整个构架图
     PLL是Phase-Locked Loop的缩写,中文含意为锁相环。PLL基本上是一个闭环的反馈控制系统,它可以使PLL的输出可以与一个参考信号保持固定的相位关系。PLL一般由鉴相器、电荷放大器(Charge Pump)、低通滤波器、压控振荡器、以及某种形式的输出转换器组成。为了使得PLL的输出频率是参考时钟的倍数关系,在PLL的反馈路径或(和)参考信号路径上还可以放置分频器。PLL的功能示意图如下图所示:  
     压控振荡器产生周期性的输出信号,如果其输出频率低于参考信号的频率,鉴相器通过电荷放大器改变控制电压使压控振荡器就的输出频率提高。如果压控振荡器的输出频率高于参考信号的频率,鉴相器通过电荷放大器改变控制电压使压控振荡器就的输出频率降低。低通滤波器的作用是平滑电荷放大器的输出,这样在鉴相器进行微小调整的时候,系统趋向一个稳态。
PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户190966 2009-2-13 09:58

"深圳思大世纪科技有限公司提供基于MEMS的定时解决方案,其中包括可积硅谐振器模具,并充分包装固定和可编程振荡器。 产品优点: 1、 世界上体积最小的解决方案; 2、 以较低的成本(杠杆的CMOS晶圆的成本结构) 3、 独特的老化: 150亿分之超过25年 4、 几乎无限供给的最佳时间 5、 无需外部元件,易于布局 6、 高可靠性 7、 高效率定制不同频率或小批量生产 SiT8002可编程振荡器家庭是一个增值解决方案,振荡器系列可从1.000兆赫至125.000兆赫在可选频率、烧录程序在小数点后六位。公差土25 ppm或土100 ppm的工业( -40至85 ° C )或商业( 0到70 ° C )的温度范围内。此外,4款尺寸大小为5.0mm× 7.0mm× 0.85mm下降至2.0mm× 2.5mm× 0.85mm可供选择。SiT8002振荡器频率和电压都是由sitime或sitime编程器烧录完成。SiTime 产品专业替代日本EPSON的SG-150、SG-211、SG-210、SG-310、SG-550、SG-770、SG-645/636、SG-8003CE、SG-8002CE、SG-8002LB、SG-8002JF/CA、SG-9001LB/CA、XG-1000CA/CB、EG-2021/2001CA、EG-2002CA、EG-2121/2102CA、EG-2101CA、HG-2150CA等系列
相关推荐阅读
用户167589 2009-10-12 11:47
静态时序分析技术提高ASIC时序性能
静态时序分析技术提高ASIC时序性能  类别:技术文章来源:未知作者:Dean Bronnenberg关键字:时序加入日期:2002-3-6今天阅读:2总共阅读:2677 〖文章转载或出处〗≡中国电子...
用户167589 2009-10-10 16:55
cache的相关知识
[精华] cache的相关知识http://www.chinaunix.net 作者:ohwww  发表于:2005-12-14 11:55:26【发表评论】【查看原文】【服务器及硬件技术讨论区】【关...
用户167589 2009-10-09 10:07
FPGA跨时钟处理小结[转]
最近逛各个论坛加上以前学习FPGA和数字电路设计的书,跨时钟处理大概有以下三种,第一种是用来处理一位数据或信号的跨时钟处理,用D触发器而不用组合电路延时的方法;第二种是总线握手方式,即当信号从A电路传...
用户167589 2009-07-09 17:46
特许.35流片总结
      辛苦了1个多月,终于把后端做通了,但是还存在很多问题,这次由于时间原因,只能很不严谨的直接拿去流片,甚至LVS都没有来得及做完,没办法,经验太少了。     首先,特许0.35工艺的库实在...
用户167589 2009-07-07 22:48
LVS实例
熟悉netlist 文件例:*******MUX2 NETLIST *********.BIPOLAR*.RESI=1K.INCLUDE ./inv.cir.PARAM.GLOBAL VSS:G VD...
用户167589 2009-07-07 22:08
Calibre经典教程和看LVS的错误报告的方法
Calibre经典教程和看LVS的错误报告的方法看calibre lvs 错误报告的方法1. Report开头部分的Warning和Error信息(因为出现Warning和Error的情况很多,这里主...
EE直播间
更多
我要评论
1
7
×
广告
关闭 站长推荐上一条 /3 下一条