原创 ESD成为IC设计的一次挑战

     对电子器件来说，一次我们无法察觉的轻微ESD静电放电就可能对其造成严重的损伤。据统计，超过60%的IC失效都源于ESD。
     随着超大规模集成电路工艺的高速发展，特征尺寸已经到深亚微米阶段，大大提高了集成电路的性能及运算速度，但随着器件尺寸的减小，对可靠性的要求也越来越高。
        
     高集成度意味着单元线路会越来越窄，耐受ESD静电放电的能力越来越差，此外大量新发展起来的特种器件所使用的材料也都是静电敏感材料，从而让电子元器件，特别是半导体材料器件对于生产、组装和维修等过程环境的静电控制要求越来越高。而ESD静电放电对器件可靠性的危害变得越来越显著。ESD经常发生并影响到所有手持设备，必须对IC加以保护，因为其中大多数无法承受高于2kV的ESD。
        
     在目前ESD保护很受关注的情况下，IC设计对ESD更加敏感，ESD自然成为设计面临的挑战。设计人员必须使IC尽可能提供最有效的ESD保护，而又要为额外的保护元件提供电路板空间。电子电路的输入/输出连接器为ESD的进入提供了路径。以手机为例，音量键、语音键、智能键、充电器插口、配件连接端口、扬声器、键区、扩音器、SIM卡、电池接头等都可能成为ESD的进入点，使之轻松到达电路及电压敏感型元件。当进入的ESD电压足够高时，就会在IC器件的电介质上产生电弧，在门氧化物层烧出显微镜可见的孔洞，造成器件的永久损坏。