原创 5.匹配，还是匹配——双运放的对称度究竟如何？

5.   双运放将…

• a)      可能有很好匹配的偏移电压。
• b)      可能有很好匹配的偏移电压温漂。
• c)       a和b。
• d)      可以节省空间和成本。

先不给出答案，开始搬运。

因为TI攻城狮的翻译实在是水(kan)平(bu)高(dong)，所以有了这个搬运文，渣CET6水准，别喷。

本文取自，戳。

当两个或更多的运放的特性匹配良好时，有些电路的表现会非常好。那么，在一个双/四运放封装中，它们的特性又匹配得如何呢？嗯哼？<译者：卖萌是求打脸的节奏>

在我们的精密运放E2E论坛(precision amplifier E2E forum)<译者：这货是什么>上出现的最多的要求就是：匹配偏移电压和温度电压漂移。举个栗子，如果你在设计一个仪表运放，匹配运放偏移可能会接近于0(matching op amp offsets would produce a net zero offset)。但是，实际情况呢？

我们来看图1几何布局：

图1<图中文字：这个双运放拥有一个对角线的共质心的输入级，并且布局很均衡。管A和A'，B和B'均平行>

每 个运放都有输入级晶体管，它们必须匹配良好，从而运放才能有较小的偏移电压。我们很撸力地仔细匹配这些晶体管对。图中的这种对角连接方式是一种基本的技术 ——每个晶体管都被分成了两半，A和A'，B和B'，从而这些晶体管对的几何中心可以重合。如今，我们用更精细的工艺来混合布置晶体管。共质心 (common centroid)是其中最常见的技术。

问题来了……<为什么会有问题……我根本看不出来问题>

我们的确在IC的某一侧仔细地匹配了两个共质心的输入级晶体管，剩下的却是随机失配(residual random mismatch)。谁能保证IC另一侧的两个晶体管拥有相同的随机失配？！恐怕答案是不太可能。 其他原因造成的匹配的偏移可能存在，但我们已经尝试着消除了所有系统偏移的源头，所以剩下的偏移很可能都是随机的。很遗憾，但是偏移电压不大可能被很好地匹配。<我感到了淡淡的恶意>

我们在data sheet中一般用如下图的方式来描述：

所以依赖于内部元件匹配的一些参数——即使在双/四运放中也不大可能比单运放匹配得更好。比如说：

• 偏移电压——依赖于晶体管匹配
• 偏移温漂——依赖于晶体管匹配
• BJT运放的输入偏移电流——依赖于晶体管β

然而，对于依赖于内部元件的基本参数的一些参数——在双/四运放中却很可能比单运放匹配得更好。比如说：

• 增益带宽积——依赖于电容绝对值和电流绝对值
• 压摆率(Slew Rate)——依赖于电容绝对值和电流绝对值
• 无输入偏置电流消除的BJT运放的输入偏置电流

老前辈们可能记得早期的双运放的确倾向于更加匹配——就它们特定值的百分比来说( as a percentage of their specified value)。但是这些老器件的表现实在是平平。它们设计简单，没有细致地注意内部元件的匹配，没有今天的这种均衡的设计以及IC布局。

我们得到的结论是：双/四运放仅仅是良好平衡的设计以及IC布局，而在偏移上，并没有做的更好。

所以本题应该选d。