【博客大赛】数字滤波器的设计 | 发布时间:2013-12-07 15:20:14 |
技术类别:CPLD/FPGA |
一:概念
数字滤波器(digital filter)是由数字乘法器、加法器和延时单元组成的电路系统。
其功能是对输入离散信号的数字代码在时间域进行运算处理,以达到改变信号频谱的目的。
分为:1)FIR:有限脉冲响应滤波器。有限说明其脉冲响应是有限的;2)IIR:无限脉冲响应滤波器。
二:例,FIR,Filter tap=4;
如果第k阶延迟单元是x(n-k),k=0,1,2,…M。X(n)是时刻n的输入信号的幅度,输出信号:
时序:
三:实现
1) 纯组合逻辑
纯组合逻辑会产生很多的毛刺,如上,放大波形信号,可以看到很多的毛刺
2) 时序实现,插入reg,利用流水线的方式实现
实时上,y2+y3后还可以插入寄存器,此时y1要多延时一拍,流水线技术能够提高吞吐率(但要保证输入数据源的连续,否则流水线级数越多会导致每处理一次都要延时好多个周期)
文章评论(0条评论)
登录后参与讨论