原创 BF609的双核LDR可烧写文件生成详解(实用)

2016-6-12 09:33 2504 15 15 分类: 处理器与DSP 文集: ADI DSP精品技术问答

BF609/Blackfin技术、工具、芯片需要,可联系

 

OP的QQ:5516164

 

OP的网站:www.openadsp.com

 

OP的论坛:www.openadsp.com/bbs

 

OP的淘宝:https://shop108086345.taobao.com/



    CCES 环境下的程序加载过程



    在 CCES 平台下,使用仿真器对目标板上的 SPI Flash 进行程序加载,要先将工程编译生成.ldr 文件;生成 ldr 文件是调用 CCES 的 elfloader.exe(在 CCES 安装目录下可以找到)完成的,这个步骤通过 CCES 工程属性设置和编译就可以完成;而用 cldp.exe(在 CCES 安装目录下可以找到)下载程序到 SPI flash,需要在 CMD 里面进行!



    一、如何生成双核.ldr 文件



      1. 在 Project Properties—settings—Build Artifact 中设置相应选项,如图:

          Artifact Type: 工程的输出文件类型;

          Artifact name: 输出文件的名称,注意不能有空格;

          Output prefix: 输出目录;


    20160612092658746.jpg


    2. 完成步骤 1 后,在 Tool Settings 会出现 CressCore Blackfin Loader 选项,在 General 中设置相应项,如图:


    Initialization file: 初始化代码,用来初始化 DDR,主频率等来提高启动速度;

在 ADI 官方文档《 EE-240 ADSP-BF533 Blackfin 加载过程》 page5 有详细讲解 Initializationfile 的作用;


  20160612092814321.jpg



  3. Splitter 为可选项, disable 即可;


  20160612093145580.jpg



  4. Additional Options 需要添加两项 Options


    -bcode 0x1 设置 SPI clk 分频系数, 0x1 表示 SPI SCLK = SCLK0/32;

    详见手册《 BF60x _hwr_man_rev0.41.pdf》 page2229;


    -NoFinalTag 用来将 core1(或 coreB)的代码一起注入到.ldr;

    注意路径必须用’/ ’,被关联文件必须是.dxe 文件;

    详见 ADI 官方文档《 CCESv1.0.1_loader_man._rev.1.1.pdf》 page133;


    

博客篇幅字数有限,如需了解更多信息,请联系OP。

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
15
关闭 站长推荐上一条 /3 下一条