module interpolate4( clk,reset,x,y
);
input clk;
input reset;
input [7:0] x;
output reg [7:0] y;
reg [1:0] cnt;
always @(posedge clk) begin
if(!reset) begin
cnt <= 0;
y <= 0;
end
else begin
cnt <= cnt +1;
if(cnt == 0)
y <= x;
else
y <=0 ;
end
end
endmodule
- 上一篇： 用verilog实现输入信号的四倍抽取
- 下一篇： 3级积分器的verilog实现
EE直播间
更多
-
提升毫米波信号测试精度 直播时间： 12月18日 14:00 -
EE Talk主题专访系列直播-对话：释放 Wi-Fi 7 在高带宽应用中的技术潜力 直播时间： 12月19日 10:00
关闭
站长推荐
/2 
/2
文章评论（0条评论）
登录后参与讨论