用户1827051的文章-面包板社区

 

文章

首页 我的博文

用户1827051 2016-1-29 15:48: 3级积分器的verilog实现; module integrator( clk,rst,x_in,y_out ); input clk,rst; input x_in; output y_out; reg intreg0; reg intr ...; 6635 19 0 19

积分器

用户1827051 2016-1-29 10:22: 同verilog实现输入信号的四倍插值; module interpolate4( clk,reset,x,y ); input clk; input reset; input x; output reg y; reg cnt; ...; 3341 22 0 22

插值

用户1827051 2016-1-29 10:21: 用verilog实现输入信号的四倍抽取; module declimate_4( clk,reset,x,y ); input clk; input reset; input x; output reg y; reg cnt; always @(pos ...; 2207 16 0 16

用户1827051 2016-1-26 15:07: cic滤波器的FPGA实现; 一、关于多采样率数字滤波器很明显从字面意思上可以理解，多采样率嘛，就是有多个采样率呗。前面所说的FIR，IIR滤波器都是只有一个采样频率 ...; 3320 16 0 16

fpga cic

用户1827051 2016-1-26 14:58: 评论：@零基础学FPGA学习日记博客中提到的“[博客大赛] 零基础学FPGA （二十九）滤波器开篇，线性相位FI...”; FIR滤波器的FPGA实现; 868 18 0 18

用户1827051 2016-1-26 14:02: FPGA与”数“的问题; 随着FPGA的发展，其中包含的DSP资源原来越丰富，并且伴随着其结构的优化，在FPGA中实现各种复杂的数字信号处理算法显得游刃有余，很多系统设计从之前的CPU+DS ...; 1850 18 0 18

fpga 浮点数定点数，

用户1827051 2016-1-26 10:43: 评论：@做一名简单的硬件工程师！博客中提到的“【博客大赛】DSP in FPGA：数字表示”; fPGA中数的处理; 690 14 0 14

关闭站长推荐

上一条

/3

下一条