在数字逻辑电路中，状态机是一个非常重要的概念，也是常用的一种结构，状态机常常用于序列检测、序列信号的产生以及时序产生等方面。利用Verilog语言也可以编写出可综合的状态机，并有多种编写格式和编写原则，本文主要整理的是状态机的一般编写方法和形式，以及可综合的状态机的一些设计原则。
本文中含有大量的实例，包括两段式、三段式、二进制编码、独热码等的例子，可以加深读者对状态机描述的理解。
- 上一篇： 阻塞赋值和非阻塞赋值
- 返回列表
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
用户1837394 2015-07-28 20:48
- 阻塞赋值和非阻塞赋值
- 在Verilog语法中，阻塞赋值和非阻塞赋值是非常难理解的一个概念，尤其是对于初学者，往往搞不懂何时使用非阻塞赋值及何时使用阻塞赋值才能设计出符合要求的电路。本文是笔者学习此概念时的学习笔记，...
EE直播间
更多
-
第三代功率半导体器件测试解决方案 直播时间： 03月06日 10:00
关闭
站长推荐
/3 
/3
-
返回顶部
-
用户377649 2015-7-31 12:49