原创基于FPGA的图像采集之三 SDRAM控制器（一）

 2015-10-12 16:45  1652 18 18 分类: FPGA/CPLD

一.关于SDRAM

1.SDRAM Synchronous Dynamic Random Access Memory，同步动态随机存储器。同步是指它的工作（包括指令或数据的传输）需要同步时钟。动态指要保持数据的稳定，需要不断的刷新操作。随机是指数据的存取不是线性存取，而是按照地址进行读写。

2.SDRAM包括 SDR SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM四代。SDR SDRAM是单沿采样，第二、三、四代是双沿采样，工作频率更快，所以使用可以降低干扰的差分信号作为时钟信号。

SDR 不等于 SDRAM

3.SDRAM芯片规格，拿笔者使用的SDRAM举例，笔者使用的是HY57V281620A 4Banks×2M×16bits Synchronous DRAM。

①　SDRAM容量

SDRAM芯片内部包含4个BANK，每个BANK的大小为32M，所以SDRAM的容量32×4=128M

②　32M含义

每一个BANK实际上是由ROW×COL个16bit的数据格（比喻）组成，根据手册，ROW的位宽分别为12位，即4k；COL的位宽为9位，即0.5k。所以格子数=4k×0.5K。每个BANK容量：4k×0.5k×16bit=32M。

③　ROW的含义

这里面的ROW对应手册里面的A[11:0]，MRS(模式寄存器配置时)，A代表模式寄存器指令；在读写模式时，A代表地址（A[11:0]：行地址；A[8:0]：列地址）。

4.突发长度 SDRAM在进行读写时的一种模式叫做突发模式。在这种模式下，以写操作为例，突发长度为3，给出写命令和写地址后，连续写入3个数据，不必再给出后两个数据的地址，它会连续的写入。突发长度包括1、2、4、8。

5.潜伏期在读取数据时，数据的读出时间会比读命令的时间晚相应的潜伏期的长度。潜伏期越长，时序就越得到提升。

举例：以Latency Mode=3 Burst Length=4 Burst Type=Sequential的模式下取读数据

在给出读指令跟地址时，如果Latency=3，数据以上面的形式延后三拍给出，Latency=2，数据则延后两拍给出。

6.刷新

为什么要刷新

SDRAM的基本结构是电容，单位是F（法拉），C=Q/U。Q-电荷量；U-平行板电势差。容量C跟Q有关。电容容易漏电，所以为保证数据的稳定，要定期对其充电，即SDRAM的刷新。

刷新频率的计算

对手册描述4096 refresh cycles / 64ms的解读：即每64ms对一个bank刷新一次。一个bank有2^12=4096 row。每一个刷新操作的对象是一个row，1 refresh cycles=15.625us。值得一提的是计算出的15.625us是平均刷新时间，而这4096次刷新只要在64ms内完成，刷新间隔可以不必是均匀的。这里我们取1 refresh cycles = 12us。