原创 关于Testbench的使用和Quartus中的模板

2016-5-23 20:30 2221 30 30 分类: FPGA/CPLD 文集: 软件技巧

在这里主要总结一下关于我对Testbench的应用和Quartus软件中自带的模板使用

1.Testbench

        关于testbench,其实就是一种验证的手段。首先,任何设计都是会有输入输出的。但是在软件环境中没有激励输入,也不会对你设计的输出正确性进行评估。那么此时就体现出Testbench的重要了 --模拟实际环境的输入激励和输出校验的一种。在Testbench中你可以对你的设计从软件层面上进行分析和校验。

 

        testbench更像一个激励的产生器。

举个简单的例子 一个简单的功能模块可能有几个input和output。

2016-05-23_202650.jpg字数限制,直接上图....

然后保存,添加仿真脚本,即可在ModelSim查看仿真信号了.......

总之,简单的来说testbench就是给模块中的输入信号做出激励赋值,用来验证仿真结果是否同设计需求

 

2016-05-23_202911.jpg

2.Quartus软件中自带的模板

位置如图:

2016-05-23_195107.jpg

        关于Quartus软件中自带的模板我想很多伙伴应该和我一样刚学的时候都没仔细了解过....

实际对于初学者,Quartus软件中自带的模板是官方提供的各种使用语法使用规范。所谓一千个读者就有一千个哈姆雷特...无论是查资料还是看别人的代码,感觉每个人的代码有每个人的"个性".......尤其是见到各种奇葩的书写,难理解不说...很浪费时间.....有同感的举个爪^^...........我只想说代码规范点无论在哪都很重要!

不废话了,下面以 single_port_ram 举个例子介绍一下模板的使用

2016-05-23_195956.jpg

有没有一种原汁原味的感觉....代码风格是不是看着简洁清晰....个人感觉如此昂!

我们在Verilog 中找到自己需要的模板  点击右下角 insert  就OK了 

2016-05-23_200509.jpg

这样拿来直接用的模板  我们只要改写其中的一些数据就行,很简单吧.....有兴趣的自己看看别的,大致了解一下都有哪些模板,关键时刻直接插入就行了

下面再来介绍一下保存自己的模板,用的时候同样插入就行

2016-05-23_200918.jpg

好了....就介绍到这里.......各位如果有更多技能,请分享一下,谢谢!

 

备注:个人的工程习惯工程模板: 仅供参考

2016-05-23_201346.jpg

个人能力有限,出错请见谅,很期待能一起学习讨论

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
30
关闭 站长推荐上一条 /7 下一条