原创 STM32时钟介绍

STM32F10时钟

时钟输入可选:

HSE,high-speed external clock signal;

LSE,low-speed external clock signal;

HSI,high-speed internal clock signal;

LSI,low-speed internal clock signal;

低速的时钟信号主要用于RTC和WatchDog,

高速的时钟信号(内部8M,外部4M-16M),可经PLL倍到更高的频率,

从而得到

USBCLK for USB,

HCLK,for AHB bus, core,memory and DMA,max 72M

FCLK,for Cortex core,max 72M

PCLk,for APB bus,PCLK1 and PCLK1,

TIMCLK,for timer,

ADCCLK,for ADC;

PCLK分为两路,

PCLK1 for APB1,APB1分频器可选择1,2,4,8,16分频,最大36MHz,

连接在APB1上的设备有:

USART2,USART3,SPI2,I2C1,I2C2,USB,IWDG,WWDG,CAN,BKP,PWR,TIM2,TIM3,TIM3;

PCLK2 for APB2,APB2分频器可选择1,2,4,8,16分频,最大72MHz,

连接在APB2上的设备有:

GPIOA,GPIOB,GPIOC,GPIOD,GPIOE,EXITI,USART1,SPI1,ADC1,ADC2,TIM1,AFIO;

其中FCLK,HCLK,PCLK都称为系统时钟,但区别如下,

FCLK,提供给CPU内核的时钟信号,CPU的主频就是指这个信号;

HCLK,提供给高速总线AHB的时钟信号;

PCLK,提供给低速总线APB的时钟信号;

时钟输出,

MCO管脚,可为HSI,HSE,SYSCLK,PLL/2

另外:

引用网上 ARMJISHU的注释,

FCLK 为处理器的自由振荡的处理器时钟，用来采样中断和为调试模块计时。

在处理器休眠时，通过FCLK 保证可以采样到中断和跟踪休眠事件。

Cortex-M3内核的“自由运行时钟(free running clock)”FCLK。“自由”表现在它不来自系统时钟HCLK，

因此在系统时钟停止时FCLK 也继续运行。

FCLK和HCLK 互相同步。FCLK 是一个自由振荡的HCLK。

FCLK 和HCLK 应该互相平衡，保证进入Cortex-M3 时的延迟相同

More information to check: STM32F10xxx_ReferenceManual P48(clock tree) and P24(system architecture).